SU873240A1 - Устройство дл задани режимов работы цифровой вычислительной машины и индикации ее состо ни - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ РЕЖИМОВ РАБОТЫ

ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ ГШОИНЫ И ИНДИКАЦИИ Изобретение относитс  к вычислительной технике и может быть исполь зовано при построении ЦВМ. Известно устройство дл  задани  режимов работы ЦВМ и ее индикации, включающее матрицу индикаторных лам и матрицу переключателей, которые св заны с блоком обработки данных к белем. Взаимодействие устройства и блока выработки данных осуществл ет с  по специальным цеп м, которые уп равл ютс  генератором и подключвцот внутренние регистры блока обработки данных к матрицам пульта управлени  1 . Недостатком данного устройств  вл етс  сложность схем синхронизации и большие затраты оборудовани  на регшизацию передачи информации из устройства в блок обработки информации , и наоборот.. Наиболее близким к изобретению п технической сущности и достигаемому результату  вл етс  устройство длй задани  режимов работы ЦВМ и индикации ее состо ни , содержащее блок набора Информации, информационные выходы которого соединены со входами блока вшхачи информации, блок& сравнени  адресов, выход которого ЕЕ СОСТОЯНИЯ соединен с одним входом блока управлени , другой вход которого соединен с выходом блока выработки управл ющих сигисшов, а также регистром признаков , выходы которого соединены с блоком выдачи информации, блок индикации , соединенный с регистром индикации и процессором, к которому подключены блоки сравнени  адресов, управлени ,выдачи информации, регистр индикации 2. Недостатком устройства  вл етс  его нТазкое быстродействие. Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройство дл  задани  режимов работы цифровой вычислительной машины и индикации ее состо ни , содержащее блок набора информации, выход которого соединен с первым входом схемы сравнени  и со входом блока элементов И, блок ручного управлени , блок индиксщии и шифратор, первый , второй входы и которого соединены соответственно с выходом схемы сравнени , с первым выходом блока ручного управлени  и с первым выходом устройства, причем второй вход схемы сравнени   вл етс  первым

ВХОДОМ устройства, введены блок пам ти , счетчик, коммутатор и дешифратор , причём информационный вход блока пам ти соединен со вторым входом устройства и с выходом блока элементов И, третий вход устройства через дешифратор соединен со входом блока ручного управлени , второй выход которого соединен.с запускающим входом блока пам ти, третий выход блока ручного управлени  соединен со счетным входом счетчика и с управл ющим входом коммутатора, первый информационный вход которого соединен с четвертым входом устройства, выход счетчика соединен со входом блока набора информации, со вторым информационным входом коммутатора и с адресным входом блока индикации, анформационный вход которого и второй выход устройства соединены с выходом блока пам ти, а адресный вход блока пам ти соединен с выходом коммутатора ,

На чертеже представлена структурна  схема устройства дл  задани  режимов работы ЦВМ и индикации ее состо ни .

Устройство содержит процессор 1, коммутатор 2, блок 3 набора информации , блок элементов И 4, схему 5 сравнени , шифратор 6, блок 7 ручного управлени , дешифратор С, счетчик 9, блок 10 пам ти, входы 11-14, выходы 15 и 16, блок 17 индикации. Блок 3 набора информации содержит совокупность переключателей, кнопок дл  задани  режимов работы устройства , режимов обрсицени  к пам ти и т.п. Схема 5, сравнени  сравнивает адрес,установленный на переключател х Адрес пам ти , с содержимым адресного регистра посто нной или оперативной пгш ти, которое поступает из процессора 1, и может быть реализована на основе элементов Сумма по модулю два . Блок 7 ручного управлени  обеспечивает выработку сигналов поступакнцих на шифратор 6, счетчик 9, коммутатор 2, блок 10 пам ти. Он может быть регшизован на основе счетчика, с определенных выходов которого снимаютс  синхронизирующие сигналы. Блок 17 индикации обеспечивает индикацию состо ни  ре гистров и отдельных управл ющих триггеров , характёризук цих работу процессора и каналов ввода-вывода. Блок элементов И 4 обеспечивает передачу информации из регистров блока 3 в блок 10 пам ти. Регистры образуютс  группами перекл оочателей и кнопок. Блок элементов И 4 может быть организован также на основе мультиплексоров . Шифратор б преобразует сигналы , поступающие .с кнопок и соответствующих переключателей пульта, в сигналы, необходимые дл  аппаратурного управлени  процессором 1. Дешифратор 8 формирует сигнал в случае, если в процессоре 1 выполн етс  безадресна  команда (микрокоманда). Счетчик 9 необходим дл  адресации блока 10 пам ти. Коммутатор 2 обеспечивает прохождение адреса либо 5 со счетчика 9, либо из процессора 1 и может быть реализован на основе мультиплексора. Блок 10 пам ти представл ет собой оперативное запомина1ющее устройство и содержит образ

О лока 3 набора информации (состо ни  всех переключателей и кнопок), информацию , подлежащую индикации в блоке 17 индикации, регистры признаков , которые размещаютс  в соответствующих  чейках блока 10 пам ти. Устройство может работать .в двух режимах.

В первом режиме, когда в процессоре 1 реализуетс  адресна  инструкци  (команда, микрокоманда), происходит обращение к пам ти, в которой хран тс  программа и данные, или к блоку 10 дл  чтени  соответствующих  чеек пам ти в процессоре 1 и опреде5 дени . режима устройства или записи признаков и информации,подлежащей индикации .Обращение к блоку 10 происходит через вторые входы коммутатора 2, на управл ющий вход которс го подаетс  нулевой сигнал из второго выхода блока 7.

Во втором режиме, когда в процессоре 1 выполн етс  безадресна  инJ струкци , дешифратор 8 вырабатывает сигнал, который поступает в блок 7 ручного управлени j который обеспечивает подачу сигналов на управл ющие входы счетчика 9 (обеспечива  переадресацию}, коммутатора 2 (под0 kлючa  выходы счетчика 9 к адредным входам блока 10 пам ти (обеспечива 

Чтение или Запись ).

режим

Блок 10 имеет две зоны: перва  зона содержит информацию, поступающую из

блока 3, а втора  зона - информацию, котора  выводитс  в блок 17. За каждый такт процессора 1, в котором-выполн етс  безадресна  инструкци , в устройстве происходит либо запись

в одну  чейку пам ти первой зоны, либо вывод содержимого  чейки пам ти второй зоны в блок 17 индикации.. Допустим, перва  зона включает 0-т адресов, а втора  зона m - п адресов . При возникновении сигнала на выходе дешифратора 8 происходит увеличение содержимого счетчика 9 на содержимое регистра блока 3 набораинформации, адрес которого установлен в данный момент времени

на счетчике 9, поступает через блок элемента И 4 на информационные входы блока 10, так как при этом подаетс  сигнал Запись из блока 7, в соответствующую  чейку первой зоны

производитс  запись содержимого

Claims (1)

1. Формула изобретения состояния, содеринформации, выход с первым входом со входом блока

   Устройство для задания режимов работы цифровой вычислительной машины и индикации ее жащее блок набора которого соединен схемы сравнения и элемента И, блок ручного управления, блок индикации и шифратор, первый, второй входа и выход которого соединены соответственно с выходом схемы сравнения, с первым выходом блока ручного управления и с первым выхо30 дом устройства, схемы сравнения дом устройства, с я тем, что, с родействия, в него введены блок ти, счетчик, коммутатор и дешифратор, причем информационный вход блока памяти соединен со вторым входом устройства и с выходом блока элементов И, третий вход устройства через дешифратор соединен со входом блока ручного управления, второй выход которого соединен с запускающим входом блока памяти, третий выход блока ручного управления соединен со счетным входом счетчика и с управляющим входом коммутатора, первый информационный вход которого соединен с четвертым входом устройства, выход счетчика соединен со входом блока набора информации, со вторым информационным входом коммутатора и с адресным входом блока индикации, информационный вход которого и второй выход устройства соединены с выходом блока памяти, а адресный вход блока памяти соединён с выходом коммутатора.