SU1310900A1 - Ассоциативное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в процессорах ЭВМ и систем, ориентированных на переработку больших массивов информации . Целью изобретени   вл етс  повышение быстродействи  устройства. Устройство содержит первый 3 и второй 4 счетчики , первый 7 и второй 8 блоки пам ти, регистр 14, коммутатор 15, первую 16 и вторую 17 группы элементов И. Быстродействие устройства повышаетс  за счет сов- мешени  адресной выборки и ассоциативного поиска информации в поле данных. 2 ил. о о

Description

Изобретение относитс  к вычислительной технике и может быть использовано в процессорах ЭВМ и систем, ориентированных на переработку больших массивов разнородной информации.

Цель изобретени  - повышение быстродействи  устройства.

На фиг. 1 изображена структурна  схема предлагаемого ассоциативного запоминающего устройства; на фиг. 2 - типы соединений внутри коммутатора в зависимости от управл ющих кодов на его входах.

На фиг. 1 позици ми 1 и 2 обозначены адресные входы устройства. Устройство содержит первый 3 и второй 4 счетчики со счетными входами 5 и 6 соответственно, первый 7 и второй 8 блоки пам ти.

Устройство имеет установочные входы 9-12, вход 13 разрешени  считывани . Устройство содержит регистр 14, коммутатор 15, первую 16 и вторую 17 группы элемен10

15

В этом случае все протекает так как описано за исключением того, что адрес блока 7 пам ти не измен етс , а наращиваетс  счетчик 4. В результате считываютс  несколько ассоциативных признаков, по которым происходит выборка различных данных из пол  данных.

Подрежим выбора данных из пол  с разными ассоциативными признаками и формирование пол  обработанных данных.

В этом случае выбор следующего данного происходит только после обработки предыдущей информации и записи результата в регистр 14. Запись в регистр 14 происходит следующим образом. Из блока 8 пам ти считываетс  ассоциативный признак, который, управл   группой элементов И 17, формирует сигналы записи в требуемые разр да регистра 14. Одновременно с записью в регистр 14 подаетс  сигнал на вход 6 и та же операци  производитс  со

тов И. Устройство имеет вход 18 разреше- следующим данным и так до тех пор пока ни  считывани  и входы 19 режима работы не сформируетс  поле требуемой длины.

Состо ние коммутатора показано на фиг. 2 б.

устройства.

Устройство работает следующим образом .

Адреса А 1 и А 2 поступают на входы 1 и 2 и по сигналам с входов 9 и 10 записываютс  соответственно в счетчики 3 и 4. Информаци  из  чеек с адресами А 1 и А 2 с блоков 7 и 8 пам ти поступает на коммутатор 15, на входы элементов И 16 и 17 и вход регистра 14.

Устройство работает в нескольких режимах .

Режим считывани .

В этом случае информаци  с выходов блоков 7 и 8 пам ти через коммутатор 15 поступает непосредственно на выход устройства по управл ющему сигналу, поступающему на входы 19. На фиг. 2 показаны различные типы соединений, соответствующие кодам на управл ющих входах коммутатора . Сплошными лини ми показано сое- динение, соответствующее первому коду. Режиму считывани  соответствуют соединени , показанные на фиг. 2 а.

Режим считывани  с ассоциативным поиском .

В этом режиме из блока 7 пам ти считываетс  поле данных, а из блока 8 пам ти считываетс  маска (ассоциативный признак ). Набор данных и маска подаютс  на элементы И 16. Отселектированный код поступает на вход коммутатора 15 и далее на выход устройства (фиг. 2 в), одновременно с выдачей данного наращивани  содержимого счетчика 3, если поле данных имеет размерность, превышающую формат выходного слова блока 7 пам ти. Длина массива указываетс  в команде.

Подрежим выбора данных из пол  с разными ассоциативными признаками.

5

В этом случае все протекает так как описано за исключением того, что адрес блока 7 пам ти не измен етс , а наращиваетс  счетчик 4. В результате считываютс  несколько ассоциативных признаков, по которым происходит выборка различных данных из пол  данных.

Подрежим выбора данных из пол  с разными ассоциативными признаками и формирование пол  обработанных данных.

В этом случае выбор следующего данного происходит только после обработки предыдущей информации и записи результата в регистр 14. Запись в регистр 14 происходит следующим образом. Из блока 8 пам ти считываетс  ассоциативный признак, который, управл   группой элементов И 17, формирует сигналы записи в требуемые разр да регистра 14. Одновременно с записью в регистр 14 подаетс  сигнал на вход 6 и та же операци  производитс  со

следующим данным и так до тех пор пока не сформируетс  поле требуемой длины.

5

дд

Состо ние коммутатора показано на фиг. 2 б.

Режим записи.

В режиме запись производитс  перезапись адреса А 1 из счетчика 3 в счетчик 4. В результате в обоих случа х хранитс  один и тот же адрес. Информаци  (фиг. 2г, поступающа  на оба блока 7 и 8 пам ти одновременно , запись ваетс  в идентичные  чейки. Это сделано с той целью, чтобы допуска- 30 лось обращение по двум адресам одновременно без блокировки. Если блоки 7 и 8 пам ти не идентичны, то при обращении может возникнуть ситуаци , что оба операнда наход тс  в одном и том же блоке и, следовательно, блокировка неизбежна. В предлагаемом устройстве это исключаетс .

35

Если же необходимо записать информацию с выхода регистра 14, то все повтор етс  за исключением того, что данные поступают из регистра 14 по сигналу с входа 18 на коммутатор 15 и далее на блоки 7 и 8 пам ти.

Claims (1)

1. Формула изобретени 

   Ассоциативное запоминающее устройство, содержащее первый и второй блоки пам ти , первый и второй счетчики и регистр, причем входы разр дов счетчиков  вл ютс  адресными входами устройства, выходы разр дов счетчиков подключены к адресным входам соответствующих блоков пам ти, выходы разр дов первого счетчика соединены с входами разр дов второго счетчика, управл ющие входы блоков пам ти  вл ютс  входами обращени , записи, а считывани  устройства, входы управлени  записью и счетные входы счетчиков  вл ютс  установочными входами устройства, отличающеес  тем, что, с целью повыщени  быстродействи  устройства, в него введены перва 

   и втора  группы элементов И и коммутатор, причем информационные входы и выходы первого и второго блоков пам ти подключены соответственно к выходам первой и второй групп и к входам первой и второй групп коммутатора, информационные выходы первого блока пам ти соединены с одними из информационных входов регистра и первыми входами элементов И первой

   тов И первой группы и выходы регистра подключены соответственно к входам третьей и четвертой групп коммутатора, выходы третьей группы коммутатора и выходы регистра объединены и  вл ютс  одними из информационных выходов устрой ства, другими информационными выходами и информационными входами которого  в-л ютс  выходы четвертой группы и входы п той

   группы, информационные выходы второго группы коммутатора, установочный вход блока пам ти подключены к вторым входамрегистра и вторые входы элементов И второй группы  вл ютс  входами разрешени  считывани  устройства, управл ющие входы коммутатора  вл ютс  входами режима работы устройства.

   элементов И первой группы и первым входам элементов И второй группы, выходы которых подключены к другим информационным входам регистра, выходы элементов И первой группы и выходы регистра подключены соответственно к входам третьей и четвертой групп коммутатора, выходы третьей группы коммутатора и выходы регистра объединены и  вл ютс  одними из информационных выходов устрой ства, другими информационными выходами и информационными входами которого  в-л ютс  выходы четвертой группы и входы п той

   0

   т

   о

   о 1