SU1363309A1

SU1363309A1 - Буферное запоминающее устройство

Info

Publication number: SU1363309A1
Application number: SU864066009A
Authority: SU
Inventors: Юрий Михайлович Сазонов; Владимир Николаевич Макеев
Original assignee: Предприятие П/Я А-3759
Priority date: 1986-03-11
Filing date: 1986-03-11
Publication date: 1987-12-30

Description

Изобретение относитс к вычислительной технике, а именно к устройствам дл обработки и хранени цифровой информации, и может быть исполь зовано дл согласовани информационных потоков устройств 5 работающих с разной скоростью обработки информации .

Целью изобретени вл етс повьппе ние быстродействи устройства.

На фиг. 1 приведена структурна схема устройства; на фиг. 2 - схема мультиплексора, вариант исполнени .

В состав буферного запоминающего устройства входит входной регистр 1, накопитель 2, выходной регистр 3, блок 4 управлени , мультиплексор 5, счетчик 6 адреса записи, счетчик 7 адреса считывани , регистр 8 внешне- го адреса.

Устройство работает следующим образом .

При поступлении сигнала Запись блок 4 управлени формирует импульсы обращени к накопителю 2, через мультиплексор 5 подключает выходы счетчика адреса записи 6 к адресным входам накопител 2, и информаци из входного регистра 1 записьшаетс в накопитель 2 по адресу, определ емому состо нием счетчика 6 адреса записи. При поступлении сигнала Считывание блок 4 управлени формирует импульсы обращени к накопителю 2; если устройство-приемник информации устанавливает на входе Управление низкий потенциал, то блок 4 управлени чере мультиплексор 5 подключает выходы счетчика 7 адреса считывани к адресным шинам накопител 2 и в выходной регистр 3 считываетс информаци , хранивша с в накопителе 2 по адресу определ емому состо нием счетчика 7 адреса считывани ; если же устройство - приемник информации устанавливает на входе Управление высокий потенциал, то мультиплексор 5 подключает выходы регистра 8 внешнего адреса к адресным входам накопител 2 и в выходной регистр 3 считьгоаетс информаци , хранивша с в накопителе 2 по адресу, определ емому состо нием триггеров регистра В внешнего адреса

Таким образом,использование изобретени позвол ет существенно повысить быстродействие устройства. Применение устройства дл согласовани выходного информационного потока мно

гоканальной информационно-измерительной системы с вычислительным комплексом , используемым дл обработки получаемой информации, позвол ет ускорить обработку информации и упростить алгоритм работы вычислительного комплекса . Например, в одном из возможных вариантов осуп1ествление выборки из буферного запоминающего устройства сначала только одного или нескольких каналов, информаци которых имеет первостепенное значение дл проводимых измерений, позвол ет быстро отыскивать наиболее важные или критические изменени получаемой по этому каналу или каналам информации и выборку остальных каналов производить в соответствии с получаемой конкретной информацией. В противном случае пришлось бы сначала считать весь массив информации из буферного запоминающего устройства и только после этого производить ее анализ.

Claims

Формула изобретени

30

25

Буферное .запоминающее устройство, содержащее накопитель, информационные входы которого подключены к выходам входного регистра, входы которого вл ютс информационными входами уст- ройства, информационные выходы нако-

35 пител соединены с вхЬдами выходного регистра, выходы которого вл ютс информационными выходами устройства, блок управлени , входы управлени записью и считыванием которого вл 40 ютс соответственно входами разрешени записи и считывани устройства, первый, второй и третий выходы блока управлени подключены соответственно к управл ющему входу накопител , вхо45 дам счетчиков адреса записи и адреса считывани , отличающеес тем, что, с целью повьшени быстродействи устройства, в него введены мультиплексор, регистр внешнего адре50 са, причем четвертый и п тый выходы блока управлени подключены соответственно к первому и второму управл ющим входам мультиплексора, третий управл ющий вход которого вл етс

55 управл ющим входом устройства, выхо- ,ды счетчика адреса записи подключены к информационным входам первой группы мультиплексора, выходы счетчика адреса считывани подключены к информационнь1м входам второй группы мультиплексора , выходы которого подключены к адресным входам накопител , информационные входы третьей группы

мультиплексора соединены с выходами регистра внешнего адреса, выходы которого вл ютс адресными выходами устройства.