SU497728A1 - Дешифратор дл запоминающего устройства матричного типа - Google Patents

Дешифратор дл запоминающего устройства матричного типа

Info

Publication number
SU497728A1
SU497728A1 SU1773293A SU1773293A SU497728A1 SU 497728 A1 SU497728 A1 SU 497728A1 SU 1773293 A SU1773293 A SU 1773293A SU 1773293 A SU1773293 A SU 1773293A SU 497728 A1 SU497728 A1 SU 497728A1
Authority
SU
USSR - Soviet Union
Prior art keywords
key
windings
keys
cores
read
Prior art date
Application number
SU1773293A
Other languages
English (en)
Inventor
Андрей Андреевич Авдюхин
Владимир Григорьевич Колосов
Нинель Иосифовна Колосова
Степан Петрович Некрасов
Original Assignee
Ленинградский Ордена Ленина Политехнический Институт Имени М.И.Калинина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Политехнический Институт Имени М.И.Калинина filed Critical Ленинградский Ордена Ленина Политехнический Институт Имени М.И.Калинина
Priority to SU1773293A priority Critical patent/SU497728A1/ru
Application granted granted Critical
Publication of SU497728A1 publication Critical patent/SU497728A1/ru

Links

Landscapes

  • Devices For Checking Fares Or Tickets At Control Points (AREA)

Description

16, 17 тока записи, цепи 18 ввода адреса на ключи считывани . Ключи 3-6 на магнитных сердечниках 7 выполнены по магнитно-диодной схеме распределени  тока. На чертеже дл  удобства чтени  показан дешифратор на 16 выходов, по 4 сердечника в каждом ключе дешифратора. Ключи 3-6 образуют разветвленную цепь, кажда  ветвь которой содержит многовитковую обмотку 8 магнитного сердечника , обмотку записи 9 и диод 11. Выходы ключа 3 подключены к анодам диодов 12 матрицы считывани , причем к каждому выходу по четыре диода, а к катодам диодов 12 подключены адресные шины. К этим же точкам подключены аноды диодов 13 матрицы записи . Вторые концы адресных щин объединены в четыре группы и подключены к соответствующим выходам ключей 4 и 6. В каждой ветви ключей 3 и 4, образующих цепь считывани  дешифратора, включены обмотки 9 записи сердечников ключей 5 и 6, образующих цепь записи дешифратора, причем адрес по цеп м считывани  на сердечники ключей записи по этим обмоткам подаетс  без изменени . К выходам ключей 5 подключены две группы обмоток 9 записи сердечииков ключа 3. Общие концы этих обмоток попарно соединены и подключены к соответствующим выходам ключа 5. Вторые концы первой группы подключены к катодам диодов 13 матрицы записи , принадлежащих одному выходу ключа 6. При прохождении импульса по одной из этих ветвей на ключ 3 записываетс  адрес, измененный на единицу. Вторые концы второй группы обмоток 9 на сердечниках ключа 3 подключены к общим точкам катодов остальных диодов 13 матрицы записи. При прохождении импульса по одной из этих ветвей на ключ 3 записываетс  адрес без изменени . К выходам ключа 6 подключены обмотки 9 записи сердечников ключа 4. При прохождении импульса на одной из ветвей ключа 6 на ключ 4 записываетс  адрес, измененный на единицу. Дл  ввода информации в дешифратор непользуютс  щины 18, содержащие обмотки за-4 ниси сердечников 7 ключей 3 и 4. При обращении к МОЗУ сначала производитс  подготовка ключей 3 и 4 (ввод адреса в МОЗУ) по шинам 18, при этом в каждом ключе 3 и 4 устанавливаетс  в провод щее5 направление только один сердечник. При опросе ключа импульсом тока, только одна ветвь содержит обмотку сердечника, который будет перемагничиватьс  по пологому участку петли гистерезиса. В остальных ветв х содер-5 жатс  обмотки сердечников, которые будут перематничиватьс  по крутому участку петли гистерезиса . Эти ветви имеют большой импеданс. Таким образом, подготовка ключа создает в нем одну и только одну провод щую ветвь дл 6 распредл емо го импульса тока. Предлагаемый дешифратор работает в двухтактном режиме. 1-ый такт - такт считывани , 2-ой такт- такт записи. Дл  обеспечени  соответствующе-6 го режима обмотки 10 устаиовки (установки сердечников в непровод щее состо ние) включены последовательно с обмотками 9 записи в цеп х считывани  и записи, причем число витков обмотки 10 устаиовки вдвое меньше числа витков обмоток 9. В результате прохождени  импульса по одной из многовитковых обмоток (ветви) любого ключа, в соседнем (см. схему) ключе, в результате действи  импульса тока по обмоткам 9 и 10 остаетс  подготовленным в провод щее состо ние только один сердечник; импульс тока устанавливает в непровод щее состо ние по обмоткам 10 все сердечники данного ключа, а в провод щее направление по обмотке 9 только один сердечник. В результате ключи 3, 4 и ключи 5, 6 обеспечивают выбор только одной адресной шины. Разв зывающие диоды 11, 12 и 13 служат дл  устранени  ложных путей при прохождении отрицательного и положительного импульса (считывание и записи) и дл  устранени  короткозамкнутых контуров при перемагничивании сердечников 7 всех ключей, В режиме считывани  запускаютс  формирователи 14 и 15 считывани . Импульс тока считывани  идет от формировател  14 последовательно по обмоткам 10 установки ключа 5, по одной из ветвей ключа 3 (диоду 11, облмотке 9 записи и многовитковой обмотке 8), через диод 12, выбранную адресную шину, по одной из ветвей ключа 4 (многовитковой обмотке 8, обмотке 9 записи и диоду 11), по обмоткам 10 установки ключа 6 к формирователю 15 и на минусовый выход источника питани . В результате этого на ключи 5 и 6 записи переподаетс  адрес с ключей 3 и 4 считывани  без изменени . В режиме записи запускаютс  формирователи 16 и 17 и импульс проходит последовательно от формировател  17, через обмотки 10 установки ключа 4 по одной из ветвей ключа 6 ( диоду 11 мнотовитковой обмотке 8, обмотке 9 записи, по выбранной адресной шине, через диод 13 одной из двух групп, по одной ветви ключа 5 (обмотке 9 записи, мнотовитковой обмотке 8, диоду 11), через обмотки 10 установки ключа 3 к формирователю 16 и на минусовый выход источников питани . В результате этого на ключи 3 и 4 считывани  попадает адрее с ключей 5 и 6 записи, измененный на единицу . Дл  по снени  рассмотрим случай, когда по шинам 18 в ключах 3 и 4 оказались подготовленными в провод щее направление первые ( снизу) сердечники. Импульс тока считывани , проход  по обмоткам 8 первых (снизу) сердечников ключей 3 и 4, проводит подготовку в провод щее направление первых (снизу) сердечников ключей 5 и 6. В данном случае производитс  выбор первого адреса МОЗУ ( 1А)- Импульс тока записи, проход  по обмоткам 8 первых (снизу) сердечников ключей 5, 6, обеспечивает также выбор первого адреса МОЗУ (1А) и производит подготовку в провод щее состо ние первого (снизу) сердечника
ключа 3 и второго (снизу) сердечника ключа 4. Следующий импульс тока считывани , проход  по обмоткам 8 первого сердечника ключа 3 и второго (снизу) сердечника ключа 4, подготовит в провод щее направление соответствующую цепь записи и произведет выбор 2-го адреса МОЗУ (2А), и т. д. В ключе 3 будет готовитс  первый (снизу) сердечник,пока импульс записи не пройдет по обмотке 8 четвертого сердечника ключа 6. При этом в ключе 3 будет подготовлен второй (снизу) сердечник , а в ключе 4 - первый (снизу) сердечник . Последующий импульс тока считывани  произведет выбор п того адреса МОЗУ (5А) и т. д.
Таким образом, схема реверсивного дещифратора-счетчика обеспечивает прохождение положительного и отрицательного импульса тока по выбранной адресной шине. Выбор адресной шины происходит в результате соответствующей подготовки сердечников. Первоначально адрес записываетс  на ключи 3, 4 по обмоткам 18, при дальнейшем обращении к МОЗУ происходит выбор адресов в естественном пор дке, т. е. каждый раз выбираетс  адрее на единицу больший.
Если необходимо обращение к МОЗУ не по счетчику, то по шинам 18 необходимо ввести новый адрес, после чего снова начнетс  обращение к М.ОЗУ в естественном пор дке, начина  с вновь введенного адреса.
Как видно из изложенного, реверсивный дещифратор-счетчик на одних и тех же элементах дешифратора выполн ет операции дешифрации и счета адресов за счет введени  на сердечники ключей дополнительной системы
обмоток записи и соответствующего подключени  этих обмоток к выходам ключей адресного тока считывани  и записи.
Предмет изобретени 
Дешифратор дл  запоминающего устройства матричного типа, содержащий ферритовые сердечники, прошитые адресными шинами, источник питани  и формирователи тока записи и считывани , подключенные через ключи записи и считывани , выполненные на магнитных сердечниках, к соответствующим адресным щинам, и разв зывающие диоды, отличающийс  тем, что, с целью повыщени  надежности и быстродействи  устройства, сердечники ключей прошиты дополнительной обмоткой записи, причем дополнительные обмотки записи каждого сердечника ключей записи включены последовательно с обмотками считывани  соответствующих сердечников ключей считывани , дополнительные обмотки записи сердечников первого ключа считывани  включены последовательно с соответствующими обмотками считывани  сердечников первого ключа записи, а дополнительные обмотки записи сердечников второго ключа считывани  разделены на две группы, одни концы обмоток которых соединены попарно и подключены к соответствующим обмоткам считывани  сердечников второго ключа записи, вторые концы одной группы подключены к катодам соответствующих разв зывающих диодов, аноды которых подключены к первому выходу первого ключа записи, а вторые концы другой группы подключены к общим точкам соединени  других разв зывающих диодов.
SU1773293A 1972-04-17 1972-04-17 Дешифратор дл запоминающего устройства матричного типа SU497728A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1773293A SU497728A1 (ru) 1972-04-17 1972-04-17 Дешифратор дл запоминающего устройства матричного типа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1773293A SU497728A1 (ru) 1972-04-17 1972-04-17 Дешифратор дл запоминающего устройства матричного типа

Publications (1)

Publication Number Publication Date
SU497728A1 true SU497728A1 (ru) 1975-12-30

Family

ID=20510799

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1773293A SU497728A1 (ru) 1972-04-17 1972-04-17 Дешифратор дл запоминающего устройства матричного типа

Country Status (1)

Country Link
SU (1) SU497728A1 (ru)

Similar Documents

Publication Publication Date Title
US3289169A (en) Redundancy reduction memory
US3221310A (en) Parity bit indicator
SU497728A1 (ru) Дешифратор дл запоминающего устройства матричного типа
US3707705A (en) Memory module
US3408637A (en) Address modification control arrangement for storage matrix
SU418899A1 (ru)
US3278912A (en) Sectorized memory with parallel sector operation
GB1024927A (en) Character correlation system
SU397965A1 (ru)
SU443411A1 (ru) Логическое запоминающее устройство
SU733021A1 (ru) Запоминающее устройство
SU393771A1 (ru) Долговременное запоминающее устройство трансформаторного типа с записью чисел в системе счисления с основанием р, большим двух
RU2101784C1 (ru) Способ записи информации в запоминающее устройство на магнитных сердечниках и запоминающее устройство на сердечниках
SU733020A1 (ru) Запоминающее устройство
SU1259289A1 (ru) Устройство дл проверки электрического монтажа
SU507897A1 (ru) Запоминающее устройство
SU395899A1 (ru) Матричное феррит-диодное запоминающее устройство
SU407390A1 (ru)
SU407388A1 (ru)
SU799001A1 (ru) Запоминающее устройство
SU1437974A1 (ru) Генератор псевдослучайных сигналов
SU364026A1 (ru) Полноточное запоминающее устройство
GB1292751A (en) Two-way memory system providing temporary storage
SU1022216A1 (ru) Устройство дл контрол доменной пам ти
SU1080213A1 (ru) Ассоциативное запоминающее устройство