SU407388A1 - - Google Patents

Info

Publication number
SU407388A1
SU407388A1 SU1792611A SU1792611A SU407388A1 SU 407388 A1 SU407388 A1 SU 407388A1 SU 1792611 A SU1792611 A SU 1792611A SU 1792611 A SU1792611 A SU 1792611A SU 407388 A1 SU407388 A1 SU 407388A1
Authority
SU
USSR - Soviet Union
Prior art keywords
cores
windings
winding
clock
distribution
Prior art date
Application number
SU1792611A
Other languages
English (en)
Inventor
С. С. Литовчекко Г. П. Шведов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1792611A priority Critical patent/SU407388A1/ru
Application granted granted Critical
Publication of SU407388A1 publication Critical patent/SU407388A1/ru

Links

Landscapes

  • Read Only Memory (AREA)

Description

Предложенное изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  управлени  накопителем запоминающих устройств с последовательным обращением к адресам.
Известно устройство управлени  накопителем , содержан;ее магнитный коммутатор с двум  р дами сердечников, прощитыми тактовыми обмотками, начала которых подключены к соответствующим тактовым формировател м , а концы тактовых обмоток каждого р да сердечников соединены через диоды с концами обмоток записи cepдeчникOiB того же р да, начала которых подключены к концам распределительных обмоток сердечников другого р да, и адресные формирователи, соединенные через адресные распределительные обМОТ1СИ сердечников каждого р да с выходными клем мам и устройства.
Р1звестное устройство имеет следующий осиовной недостаток: при включении выходов двух коммутаторов по пересчетиой схеме дл  увеличени  числа выбираемых адресов накопител  количество сердечников в одиом коммутаторе не должно быт) общим множителем I ие должно содержать общий множитель количества сердечников в другом коммутаторе.
Это условие затрудн ет выбор оптимальной схемы управлени  накопител , так как при использовании указанного включени 
дл  управлени  иакопителгм с совмещением режимов считывани  и записи накопитель требуетс  выполн ть или из отдельных индивидуальных модулей пам ти со значительными схемпыми отличи ми, усложн ющими технологию изготовлени , унификацню блоков и оборудовани , или из однотипных модулей пам ти , в которых адресные обмотки имеют разв занные входы-выходы, что приводит к резкому увеличению количества контактов в модуле пам ти, увеличеиию габаритов, числа внешних соединений, стоимости и существенному снижению надежности.
Целью изобретени   вл етс  расширение области нрлменени  н повышение .надежности работы устройства управлении накопителем.
Поставленна  цель достигаетс  путем того, что коммутатор содержит два дополнительных р да сердечников, пронштых тактовыми об ioткaми , распределительными обмотками и обмотлймп записи соответственно прошивке сердечипков основных р дов; концы распределительных обмоток сердечников дополнительных р дов подключены ко входным клеммам устройства; копны распределительных обмоток сердечников лервого дополнительного р да подключены таклсе к началам вспомогательных обмоток записи соответствующих сердечников второго дополнительного р да, концы которых через диоды соединены с концом
вспомогательной тактовой обмотки; начало вспомогательной тактовой обмотки соединено с началаМи распределительнЁ1х обмоток всех сердечников лервого р да, кроме последнего сердечника, распределительна  Ъбмотка которого нод лючена к началу тактовой обмотки сердечников второго дополнительного р да; начало тактовой обмотки сердечников первого дополнительного р да соединено с началами распределительных обмоток всех сердечников второго р да, а начала распределительных обмоток сердечников дополнительных р дов подключены к источнику питани .
На фиг. 1 изображена нринцилиальна  схема предложенного устройства; на фиг. 2 приведена временна  диаграмма тактовых и адресных импульсов тока.
Устройство содержит формирователи 1, 2 тактовых импульсов тока, формирователи 3, 4 адресных импульсов тока, сердечники 5, 6, 7 первого и 8, 9, 10 второго р дов, сердечники 11, 12, 13 лервого дополнительного и 14, 15, 16 второго дололнительного р дов. На каждом сердечнике основных и дополнительных р дов размещены тактова  обмотка 17, обмотка записи 18, распределительна  обмотка 19; кроме того, на каждом сердечнике основных р дов размещена адресна  распределительна  обмотка 20, а на каждом сердечнике второго дополнительного р да размещены вспомогательна  тактова  обмотка 21 и вспомогательна  обмотка записи 22. Разв зывающие диоды 23 подключены к концам обмоток записи всех сердечников.
Накопитель 24 на двухотверстиых элементах лам ти с совмещением режимов считывапн  и записи информации (адресна  шина опроса к-го числа соединена последовательно с адресной щиной записи (к-1)-го числа) конструктивно выполнен из однотипных модулей пам ти 25, 26, 27, имеющих общую электрическую схе.му и миннмальиое количество контактов (использовано внутримодульное объединение адресных шин в группы). Одноименные входы адресных шин модулей пам ти (накопитель на фиг. 1 изображен одноразр дным ) запараллелены и подключены к выходным клеммам устройства управлени  накопителем , которые соединены с началами адресных распределительных обмоток 20; при этом дресные шипы модулей пам ти, начина  с ервого, подключены соответствеИНО к обмоткам 20 сердечников 8, 5, 9, 6, 10, 7.
Общие выходы четных адресных шин модулей пам ти 25, 26, 27 подключены ко входным клеммам устройства управлени  накопителем, которые соединены с концами распределительных обмоток 19 соответственно сердечников 11, 12, н 13, а выходы нечетных адресных шип подключены ко входным клеммам, соединены концамн распределительных обмоток 19 соответственно сердечников 14, 15 и 16.
Дл  упрощени  изображени  и описани  аботы устройства обща  обмотка установки ервоначального состо ни  сердечников, котора  лрош,ивает одинаково все сердечники, кроме сердечников 8 и 14, на фиг. i не показана .
Дл  получени  максимальной крутизны 5 нарастани  тока в выбранных адресных шинах накопител  с целью достижени  высокой надежности работы усилителей считывани  н всего запоминающего устройства формирование адресных токов производитс  во врем 
10 действи  тактовых токов.
Временна  диагра1мма работы предложенного устройства управлени  накопителем изображена на фйг. 2, где Л /2 - тактовые импульсы тока на
15 выходе формирователей 1 и 2; /з, /4 - адресные импульсы тока на выходе формирователей 3 и 4; /5-/10 - распределенные адресные имнульсы тока иа выходе обмоток 20 сердечников 5-10 соответственно; /ц-/le - им ульсы
0 тока в об.мотках 19 сердечников 11-16 соответственно .
Предложенное устройство работает следующим образом.
Перед началом работы все сердечники,
5 кро.ме сердечников 8 и J4, иеремагничиваютс  импульсом тока, проход щим по обмотке установки (на фиг. 1 не показана) в состо ние «О, а сердечники 8, 14 - в состо ние «1. Затем срабатывает формирователь 1, импульс
0 тока которого проходит по тактовой обмотке 17 сердечников 5, 6, 7, диоду 23, обмотке записи 18 сердечпика 5, перемагничива  его в состо ние «1, распределительной обмотке 19 сердечника 6, тактовой обмотке 17 сердечников 11, 12, 13, диоду 23, обмотке записи 18 сердечиика //, иеремагничива  его в состо ние «I, об.адотке 19 сердечника 14 к источнику питани .
Прохождение тока по этому лути определ етс  незначительны.. сопротивлением многовитковых распределительных обмоток 19 сердечников 8, 14, в то врем  как распределительные обмотки сердечников 9, 10, 15, 16 при персмагн )1чизании из исходного состо ни  «О в
5 состо ние «1 имеют большое сопротивление и ограничивают протекающие токи до незначительных токов помех.
После вывода рабочих точек сердечников 8, 14 на линейный участок загистерезисных кривых срабатывает адресный фор.мирователь 3, ток которого проходит ио распределительной об.мотке 20 сердечиика 6, первой адресной шине опроса модул  пам ти 25 накопител  24, шине записп шестого числа модул  27, рас5 пределнтсльпой обмотке 19 сердечника 14 к iicT04HiiK питани . Прохождение тока по это .чу пути определ етс  миппма.аьпым значением ипдуктивиого сопротивлени  обмоток 20 и 19 сердечников 8 и 14 за счет предварительного их намагничивани  тактовым током. Адресный импульс тока имеет поэто.му крутой перэдний фронт.
Затем срабатывает формирователь 2, ток которого проходит по тактовой обмотке 17 сер5 дечнпков 8, 9, 10, перемагничива  сердечники 5 8, 10 в исходное состо ние «О, диоду 23, обмот ;е записи 18 сердечника 9, перемагничива  его в состо ние «1, распределительной обмотке 19 сердечника 5, вспомогательной тактовой обмотке 21 сердечикков 14, 15, 16, перемагничива  сердечники 15, 16 в исходное сосю иие «О, диоду 23, вспомогательмой обмотке записи 22 сердечника 14, удержива  его в cocTOMHiiii «1, распределительной обмотке 19 сердечника // к источнику питаии . После достижени  тактовым током установившегос  значени  по амплитуде срабатывает адресный формирователь 4, ток которого пройдет по обмотке 20 сердечника 5, второй адресной шине модул  пам ти 25, распределительной обмотке 19 сердечиика 11 к источнику литани . Расиределе 1ие токов, сформированных формировател ми 2, 4 по описанным пут м, определ етс  большим сопротивлением распределительных обмоток сердечников 6, 7, 12, 13. По временной диаграмме фиг. 2 легко лроследить , что лри дальиейшем срабатывании формирователей 1, 3, 2, 4, снова 1, 3, 2, 4 адресные импульсы тока пройдут -по третьей, четвертой, п той и шестой адресным шинам модул  пам ти 23. При расиределении импульса тока в шестую адресную шииу модул  пам ти 25 тактовым импульсом, сформированным формирователесу 2, проход щем по тактовой-о&мошке/7 сердечников 8, 9, 10, обмотке заиисн 18 сердечиика 5, распределительной обмотке 19 сердечиика 7, тактовой обмотке 17 сердечников 14, 15, 16, обмотке записи 18 сердечиика 15, распределительной обмотке 19 сердечника 11 к источнику питани , производитс  .переключение сердечников 8 и 15 в состо ние «Ь а сердечников 9, 10, 14, 16 - в состо ние «О, т. е. подготовлены услови  дл  последующего распределени  импульсов тока в адресные И1ИИЫ модул  пам ти 26. По временной диаграмме легко проследнть работ} устройства в дальнейшем. Таким образом, предложенное устройство управлеии  накопителем свободно от недостатков прототипа,  вл етс  более универсальным , так как с успехом может быть применено дл  унравлени  различными накопител ми без совмещеии  и с совмещением режимов, например , считывани  и занисп, считывани  и перезаписи (разрушеии ) ииформации, Предложенное устройство  вл етс  более оптимальным п надежным и может быть реализовано практически на любую емкость накопител . Помимо основного назначени  устройство управлени  может быть использовано в накопител х с логической обработкой информации. П з е д м е т и з о б р е т е и и   Устройство унравлени  накопителем, содержащее магнитный коммутатор с двум  р дами сердечников, пробитыми тактовыми обмотками , начала которых подключены к соответствующим тактовым формировател м, а концы тактовых обмотоК каждого р да сердечников соединены, через диоды с концами обмоток записи сердечников того же р да, начала которых подключены к концам распределительных обмоток .сердечников другого р да, и адресные формирователи, соединенные через адресные распределительные обмотки сердечников каждого р да с выходными клеммами устройства, отличающеес  тем, что, с целью расширени  области применени  и ловышени  надежности работы, коммутатор содержит два дополнительных р да сердечникоз, прошитых тактовыми обмотками, распределительными обмотками и обмотками записи соответственно прошивке сердечников основных р дов; концы распределительных обмоток сердечников дополнительных р дов подключены к входным клеммам устройства; концы распределительных обмоток сердечников первого дополнительного р да подключены также к началам вспомогательных обмоток записи соответств}ющи сердечников второго дополнительного р да, концы которых через диоды соедииены с концол вспомогательной тактовой обмотки; начало воиомогательной тактовой обмотки соединено с началами распределительных обмоток всех сердечников лервого р да , кроме последнего сердечника, распределительна  обмотка которого подключена к началу тактовой обмотки сердечников второго дополнительного р да; начало тактовой обмотки сердечников первого дополиительного р да соединено с началами раснределительных обмоток всех сердечников второго р да, а начала распределительных обмоток сердечников дополнительных р дов иoдkлючeны к источнику питани .
i,b
пп п пп п п, t
SU1792611A 1972-06-05 1972-06-05 SU407388A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1792611A SU407388A1 (ru) 1972-06-05 1972-06-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1792611A SU407388A1 (ru) 1972-06-05 1972-06-05

Publications (1)

Publication Number Publication Date
SU407388A1 true SU407388A1 (ru) 1973-11-21

Family

ID=20516630

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1792611A SU407388A1 (ru) 1972-06-05 1972-06-05

Country Status (1)

Country Link
SU (1) SU407388A1 (ru)

Similar Documents

Publication Publication Date Title
SU407388A1 (ru)
US3341830A (en) Magnetic memory drive circuits
US3110017A (en) Magnetic core memory
US3356998A (en) Memory circuit using charge storage diodes
US3351924A (en) Current steering circuit
US3707705A (en) Memory module
GB864174A (en) Drive circuits suitable for memory devices of electronic computers
US3278909A (en) Reading and writing device for use in magnetic core storages
US3050716A (en) Magnetic storage circuits
US3218614A (en) One-out-of-many code storage system
GB839570A (en) Improvements in magnetic storage systems
SU497728A1 (ru) Дешифратор дл запоминающего устройства матричного типа
SU517051A1 (ru) Запоминающее устройство
US3593322A (en) Sequential address magnetic memory system
SU469137A1 (ru) Способ неразрушающего считывани информации
SU511633A1 (ru) Устройство записи с считывани информации дл оперативного накопител
SU418899A1 (ru)
SU397965A1 (ru)
SU435559A1 (ru) Устройство для выборки информации
US3419855A (en) Coincident current wired core memory for computers
SU628534A1 (ru) Накопитель дл трансформаторного запоминающего устройства
SU442512A1 (ru) Логическое запоминающее устройство
US3648262A (en) Memory arrangement
US3435426A (en) Method and apparatus for nondestructive memory devices
US3599188A (en) Solenoid array memory having bipolar output signals