SU763970A1 - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройство Download PDFInfo
- Publication number
- SU763970A1 SU763970A1 SU772505572A SU2505572A SU763970A1 SU 763970 A1 SU763970 A1 SU 763970A1 SU 772505572 A SU772505572 A SU 772505572A SU 2505572 A SU2505572 A SU 2505572A SU 763970 A1 SU763970 A1 SU 763970A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- bus
- input
- signal
- last
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Description
(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
1
Изобретение относитс к цифровой вычислительной технике, технике пере . дачи дискретной информации и телеграфии , а более точно к аппаратуре ввода (Вывода данных и сопр жени узлов, обладающих разным быстродействием.
Известно буферное запоминающее устройство (ЗУ), содержащее регистры пам ти и сдвиговые регистры, содержащие в каждом разр де каскад на- RS триггерах с элементами записи, управл ющий каскад на 1 -триггере и че- тьрех элементах совпадени {J-JИзвестно гакже ЗУ, содержащее в каждом каскаде регистр, выполненный на Э - триггерах, управл ющий счетиый триггер, элемент задержки .
Общими недостатками этих устройств вл ютс сложность их выполнени и большое количество элементов.
Наиболее близким из известных по технической сущности к предложенному вл етс буферное ЗУ 3, содержащее кодовые регистры, информационные входы
2
которых соединены со Bxoaavm устройства , выходы кодовых регистров подключены к выходам устройства, управл ющие входы кодовых регистров соединены с шиной записи и нулевым входом первого триггера, единичные выходы триггеров соединены с первыми входами элементов И-НЕ, нулевой выход первого триггера соединен с шиной сигнала контрол записи числа, шину сигнала стирани за10 писи, шину сигнала сброса и шину сигнала контрол наличи числа, соединенную с выходом последнего элемента И-НЕ.
Недостатком прототипа вл етс сложность схемы, обусловленна применением
15 управл емых импульсных перезаписьшающих генераторов.
Цедь изобретени - упрощение буферного запоминающего устройства.
Поставленна цель достигаетс тем,
Claims (2)
- 20 что в устройстве третьи входы элементов И-JiE соединены с шиной записи, выход каждого элемента И-НЕ соединен с единичным входом последующего триггера , нулевым входом предыдущего триг гера и четвертым входом предыдущего элемента И-НЕ, четвертый вход пред-, .последнего элемента И-НЕ соединен с нулевым входом последнего триггера и с шиной сигнала стирани числа. Выход последнего элемента И-НЕ соединен с шиной сигнала контрол наличи числа, нулевой вход первого триггера подключен к шине сигнала контрол записи числа, а вход установки в исходное состо ние последнего триггера подключен к шине сигнала сброса. Сущность предлагаемого буферного Я по сн етс чертежом,на котором предст лена функциональна схема устройства. ЗУ содержит кодовые регистры 1 выполненные на триггерах 2 , триггеры 3, элементы И-НЕ 4, шину 5 сигнала контрол записи числа, шину за писи 6, шину 7 сигнала стирани записи , шину 8 сигнала сброса, входы 9, шину 1О сигнала контрол наличи числа , входы 11 дл наращивани устройст ва, выходы 12. ЗУ работает следующим образом. Пр поступлении импульса записи на шину 6 производитс запись числа в кодовые регистры I первого триггера 2 в резул тате чего опрокидываетс триггер 3 и сигнал с его единичного выхода разрешает срабатывание первого элемента И-НЕ 4. ГТри-срабатывании, первого элемента 4 производитс перезапись числа во второй триггер 2, опрокидывание второго триггера 3, возврат в исходное состо ние первого триггера 2 и блокировка входа второго элемента И-НЕ 4. Сигналы с нулевого выхода второго триггера 3 и единичного выхода первого триггера 3 после их опрокидывани возвращают первый элемент И-ЛЕ 4 в исходное состо ние. При этом сигнал перезаписи заканчиваетс и разблокируетс второй элемент И-НЕ 4. Дальнейша перезапись числа происходит аналогично до каскада, вход элемента И-НЕ 4 которого заблокирован сигналом с нулевого выхода триггера 3 следующего каскада. При подаче сигнала стирани на шину 7 последнего триггера 3 он опрокидываетс в исходное состо ние и вход предыдущего элемента И-НЕ 4 блокируетс . По окончании сигнала стирани второй элемент И-НЕ 4 разблокируетс и, если в предыдущем триггере 2 записано число, срабатывает. При этом существл етс персоапись из предоследнего триггера 2, опрокидывшше оследнего триггера 3, возврат в исодное состо ние второго триггера 3, предпоследнего триггера 3 и блокирует запись в него числа. Опрокидывание последнего триггера 3 и возврат в исодное состо ние ;преапослеш1его триггера 3 возвращают выходными сигналами предпослеоний элемент И-НЕ 4 в исходное состо ние. При этом оканчиваетс сигнал перезаписи в последний триггер 2, разблокируетс первый элемент И-НЕ 4 и разрешаетс перезапись в предпоследний триггер 2 и т.д. При подаче сигнала на шину 8 последнего триггера 3 его триггер 2 опрокидываетс в исходное состо ние , разреша перезапись числа из предыдущего триггера 2. Поскольку второй элемент -НЕ 4 при этом не блокируетс , произодитс последовательный сдвиг в последний триггер 2 и стирание всей информации , хранившейс в ЗУ. Предложенное соединение элементов позволило исключить управл емые импульсные перезаписывающие генераторы, а значит упростить, т.е. выполнить его целиком на интегральных логических элементах . Задержка продвижени числа в устройстве составл ет 4 при длительности импульса записи 3t, где - врем задержки срабатьшани логического элемента. Введение дополнительной шины сброса ЗУ упрощает стирание информации во всех его каскадах. В этом случае дл очистки устройства необходимо подать потенциальный сигнал на шину 8 вместо формировател последовательности тактовых импульсов по шине стирани . Формулаизобретени Буферное запоминающее устройство, содержащее кодовые регистры, информационные входы которых соединены со входами устройства, в.ыходы кодовых регистров подключены к выходам устройства , управл ющие входы первого кодового регистра соединены с шиной записи и единичным входом первого триггера, нулевой выход каждого триггера соединен со вторым входом предыдущего элемента И-НЕ, а единичный выход - со вторым входом поел еду нэщего элемента И-НЕ, и шины сигнала контрол записи числа, сигнала стирани числа , сигнала сброса и сигнала контрол наличи числа, отли чающе ес тем, что, с целью упрощени устройства, в нем третьи входы элементов И-НЕ соединены с шиной записи , выход каждого элемента И-НЕ соединен с единичным входом последующего триггера, нулевым входом предыдущего триггера и четвертым входом предыдущего элемента И-НЕ, четвертый вход предпоследнего элемента ИЛЕ соединен с нулевым входом последнего триггера и с шиной сигнала стирани числа, выход последнего элемента И-НЕ соединен с шиной сигнала 06 контрол наличи числа, нулевой вход первого триггера подключен к шине сигнала контрол записи числа, а вход установки в исходное состо ние последнего триггера подключен к шине сигнала сброса. Источники информации, прин тые во внимание при экспертизе 1,За вка Великобритании № 1427993, кл. Q 11 С 19/00, опублик. 1973.
- 2.Патент Франции № 205О467, кл. 0 11 С 19/00, опубл. 197О. З.Авторское свидетельство СССР № 471679, кл. Н О4 F 13/08, 1972 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772505572A SU763970A1 (ru) | 1977-07-05 | 1977-07-05 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772505572A SU763970A1 (ru) | 1977-07-05 | 1977-07-05 | Буферное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU763970A1 true SU763970A1 (ru) | 1980-09-15 |
Family
ID=20717164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772505572A SU763970A1 (ru) | 1977-07-05 | 1977-07-05 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU763970A1 (ru) |
-
1977
- 1977-07-05 SU SU772505572A patent/SU763970A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU763970A1 (ru) | Буферное запоминающее устройство | |
SU763965A1 (ru) | Буферное запоминающее устройство | |
SU497637A1 (ru) | Однотактный регистр сдвига | |
SU1100723A1 (ru) | Устройство дл задержки импульсов | |
SU1034188A1 (ru) | Пороговый элемент (его варианты) | |
SU972597A1 (ru) | Буферное запоминающее устройство | |
RU2030115C1 (ru) | Электронный ключ кода морзе | |
SU1223309A1 (ru) | Аналоговое запоминающее устройство | |
SU407396A1 (ru) | Буферное запоминающее устройство | |
SU450233A1 (ru) | Запоминающее устройство | |
SU551702A1 (ru) | Буферное запоминающее устройство | |
SU1123032A1 (ru) | Числоимпульсный квадратор | |
RU2047902C1 (ru) | Устройство для моделирования процесса передачи информации | |
SU560350A1 (ru) | Устройство дл формировани импульсов синхронизации | |
SU370717A1 (ru) | Управляемый вероятностный преобразователь | |
SU750568A1 (ru) | Буферное запоминающее устройство | |
SU1675948A1 (ru) | Устройство дл восстановлени тактовых импульсов | |
SU1501100A1 (ru) | Функциональный генератор | |
SU417782A1 (ru) | ||
SU616654A1 (ru) | Блок управлени дл буферного запоминающего устройства | |
SU583424A1 (ru) | Устройство дл сопр жени | |
SU1462421A1 (ru) | Буферное запоминающее устройство | |
SU907814A2 (ru) | Генератор импульсов с управл емой частотой | |
SU1411773A1 (ru) | Устройство дл исследовани графов | |
SU997024A1 (ru) | Устройство дл ввода информации |