SU370717A1 - Управляемый вероятностный преобразователь - Google Patents

Управляемый вероятностный преобразователь

Info

Publication number
SU370717A1
SU370717A1 SU1494068A SU1494068A SU370717A1 SU 370717 A1 SU370717 A1 SU 370717A1 SU 1494068 A SU1494068 A SU 1494068A SU 1494068 A SU1494068 A SU 1494068A SU 370717 A1 SU370717 A1 SU 370717A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
register
trigger
input
output
Prior art date
Application number
SU1494068A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1494068A priority Critical patent/SU370717A1/ru
Application granted granted Critical
Publication of SU370717A1 publication Critical patent/SU370717A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1
Изобретение относитс  к вычислительной технике.
Из1вестный уцравл емый веро тностный преобразователь, содержащий тактовый генератор импульсов, генератор импульсов с регулируемой частотой, датчики потоков случайных импульсов, схемы совпадени , схемы «И, «ИЛИ, регистр, счетчик, схемы «НЕ, вентили , матрицу резисторов, пороговый усилитель , триггеры, имеет ограниченные функциональные возможности и большой Объем используемого оборудовани .
В предлагаемом устройстве расширение функциональных возможностей и сокраш,ение объема используемого оборудовани  достигаетс  тем, что выходы датчиков потоков случайных испульсов соединены с импульсными входами соответствующих схем совпадени , выходы которых подключены ко входам записи единицы триггеров регистра; выходы последних подключены ко входам вентилей и к матрице резисторов, выходы вентилей через схемы «ИЛИ соединены с соответствующими разр дами счетчика; потенциальные входы схем совпадени  через первую схему «И подключены к единичному выходу первого триггера , счетный вход которого соединен с тактовым генератором импульсов, а цепь установки единицы соединена с цепью установки нул  второго триггера, нулевой выход которого подключен к первому входу второй схемы «И, а единичный выход - к входу первой схемы второй вход второй схемы «И соединен с цепью установки нзл  первого триггера, а
третий вход через пороговый усилитель подключен к выходу матрицы резисторов и через схему «НЕ - ко входу третьей схемы «И, другой вход которой Соединен с выходом счетчика и входом схемы «ИЛИ, другой вход которой подключен к выходу второй схемы «И, а выход - к входу второго триггера и к цепи сброса регистра; выход третьей схемы «И соединен с импульсными входами вентилей, генератор импульсов с (регулируемОй частотой
подключен ко входу счетчика.
На чертеже приведена схема предлагаемого управл емого веро тностного преобразовател . В управл емый веро тностный преобразователь вход т следующие элементы: тактовый генератор / импульсов с регулируемой частотой , служащий дл  задани  длительности Д случайного испытани ; набор датчиков потоков случайных импзльсов (ДПСИ) 2, формирующих первичные потоки случайных импульсов , интенсивности которых могут регулироватьс ; ДПСИ 2 соединены со входами импульсно-потенциальных схем 3 совпадени  «И и служат дл  установки требуемой функции
распределени  F(t), воспроизводимой управл емым веро тностным преобразователем; схема 4 совпадени  «И, соединенна  с импульсно-потенциальными схемами 3 совпадени  «И и Т1ри,пгерами 5 и 6, «сгора  служит дл  формировани  разрешающего потенциала, подаваемого на схемы 8 совпадени  «И при проведении случайного испытани ; п-разр дный триггерный регистр 7, поразр дно соединенный с выходами схем 3 совпадени  «И и служащий дл  запоминани  номеров схем 3 совпадени , на выходе которых по вились сигналы при проведении случайного испытани ; вентили 5, служащие дл  считывани  информации из регистра 7; сигналы, по вл ющиес  на выходах вентилей 8, образуют поток случайных событий, распределенных в пространстве в соответствии с функцией F(t); схема 9 совпадени  «И, имеюща  два потенциальных входа и один импульсный; схема 10 собирани  «ИЛИ на два входа, формирующа  сигналы гащени  регистра 7; входы схемы 10 «ИЛИ св заны 1C ВЫХОДОМ схемы 9 совпадени  «И и с выходом предлагаемого управл емого веро тностного преобразовател ; схема 11 совпадени  «И, формирующа  сигнал опроса регистра 7; пороговый усилитель (ПУ) 12, служащий дл  формировани  потенциала, соответствующего единице, когда в регистр 7 запИСано более одной единицы, и потенциала, соответствующего нулю, при записи в регистр 7 только одной единицы или нулей во все разр ды; матрица 13 сопрот1ивлвний, анализирующа  состо ние регистра 7 н подключенна  к единичным выходам триггеров этого регистра; выход матрицы 13 подключен ко входу ПУ 12; схема 14 «НЕ, инвертирующа  выходной сигнал порогового усилител  12; схемы 15 собирани  «ИЛИ, св занные с выходами триггеров регистра 7 через вентили 5 считывани , и служащие дл  преобразовани  в двоичный код номера той единственной схемы 3 совпадени  «И, на вход которой от ДПСИ 2 поступил импульс при проведении очередного случайного испытани  при условии, что на другие схемы совпадени  импульсы от соответствующих ДПСИ 2 не поступили, либо дл  записи нулевого кода в счетчик 16, если ни на одну из схем 5 «И не поступили сигналы от ДПСИ 2 при очередном случайном испытании; нулевой код залисываетс  в счетчик также в том случае, когда к моменту прихода выходного сигнала управл емого веро тностного преобразовател  в регистре 7 было записано более одной (единицы, так как в это.м случае содержимое регистра гаситс ; генератор 17 импульсов с регулируемой частотой, соединенный со входом счетчика 16 и служащий дл  его заполнени  и дл  изменени  интенсивности выходного потока импульсов предлагаемого управл емого веро тностного преобразовател  без изменени  характера функции распределени  случайных интервалов между импульсами .
Управл емый веро тностный преобразователь работает следующим образом.
В момент, когда триггеры 5, 6 наход тс  в единичном состо нии, оба входа схемы 4 совпадени  «И поданы разрешающие потенциалы , соответствующие единице, и, следовательно , импульсно-потепциальные схемы 3 совпадени  «И оказываютс  открытыми по потенциальным входам. Поэтому импульсы, поступающие от ДПСИ 2 на входы схем 3 совпадени  «И могут записать единицы в триггеры
соответствующих разр дов регистра 7. Первый же сигнал, поступивщий от тактового генератора 1 импульсов в течение времени, когда триггеры 5, 6 находились одновре.менно в единичном состо нии, переводит эти триггеры
в нулевое состо ние, и схема 4 совпадени  «И закрывает по потенциальным входам схемы 3 совпадени  «И.
Дл  анализа состо ни  регистра 7 используют матрицу 13 сопротивлений и ПУ 12. С
матрицы 13, подключенной к единичным выходам триггеров регистра 7, на вход ПУ 12 подаетс  напр жение
где Р
- число записанных в регистр 7 единиц; - напр жение, соответствующее
единице в триггере регистра 7. Если выбрать порог срабатывани  t/nop. ПУ 12 таким, чтобы выполн лось неравенство:
- Cft Unof СА ,
то при записи в регистр 7 более одной единицы с выхода ПУ 12 на вход схемы 9 совпадени  «И поступит разрешающий потенциал, и эта схема окажетс  открытой по двум потенциальным входам сигналами от ПУ 12 и от
триггера 6.
Следующий импульс, поступивший от тактового генератора / импульсов, вновь установит триггеры 5, 6 & единичное состо ние и через схему 10 со-барани  «ИЛИ (погасит регистр 7.
Поскольку триггеры 5, 6 вновь наход тс  в единичном состо нии, то в регистр 7 снова может записыватьс  информаци . Этот процесс будет продолжатьс  до тех пор, пока к моменту прихода очередного импульса от тактового генератора / импульсов регистр 7 не окажетс  в таком состо нии, когда только в одном из его разр дов записана единица, т. е. пока не произойдет такое случайное испытание , во врем  которого поступит сигнал только от одного ДПСР1 2. В этом случае ПУ 12 закрывает схему 9 совпадени  «И и очередной сигнал от генератора / устанавливает триггеры 5, 6 Е нулевое состо ние. Поскольку схема 9 совпадени  «И закрыта
сигналом запрещени  от ПУ 12, то, следовательно , триггер 6 не может быть установлен в единичное состо ние импульсами, поступающими от генератора /. В этом случае триггер 5, имеющий счетный вход, может переходить
из одного состо ни  в другое, а триггер 6 будет находитьс  в нулевом состо нии до тех пор, пока не поступит выходпой сигнал управл емого веро тностного преобразовател ,  вл ющийс  импульсом переполнени  счетчика 16. По зтому сигналу триггер 6 через схему 10 «ИЛИ устаигпливаетс  в единичное состо пие и, так как схема И «И открыта сигналом от схемы 14 «НЕ, то из регистра 7 информаци  будет переписана в счетчик 16, после чего информаци  в регистре гаситс  (на чертеже лини  задержки сигнала гашени  регистра 7 относительно сигнала считывани  пз него информации не показана).
Возможны следующие ситуации в момент поступлепи  спгнала переполнени  счетчика 16.
1.Триггер 5 - в единичном состо нии; триггер 6 - в единичном состо нии.
В этом случае импульс переполнени  счетчика 16 подтверждает единичное состо ние триггера 5 и, в зависимости от состо ни  регистра 7 - открыта схема // совпадени  «И или нет, - либо опрашивает регистр 7, либо просто гасит в нем информацию. Если к моменту поступлени  выходного импульса управл емого веро тностного преобразовател  все разр ды регистра 7 паходились в нулевом состо нии или только в одном из его разр дов была записана единица, то эта информаци  передаетс  в счетчик 16 дл  преобразовани  во временной интервал.
2.Триггер 5 - в нулевом состо нии; триггер 6 - в нулевом состо нии.
В этом случае импульс переполнени  счетчика через схему 10 «ИЛИ установит триггер 6 в единичное состо ние, передаст информацию из регистра 7 в счетчик 16, если в регистре 7 к этому времени хранилось не более одной единицы (в этом случае схема 11 совпадени  «И открыта) и погасит содержимое регистра 7. После прихода импульса от генератора 1 триггер 5 устапавливаетс  в едппичное состо ние и начинаетс  новое случайное испытание.
3.Триггер 5 - в единичном состо нии; триггер 6 - в нулевом состо нии.
Выходной сигнал управл емого веро тностного преобразовател  устанавливает триггер 6 в единичное состо ние, начина  тем самым новое случайное испытапие; если в регистре 7 было записано не более одной единицы, то информаци  из регистра переписываетс  в счетчик 16, после чего содержимое регистра гаситс .
4.Триггер 5 - в нулевом состо нии; триггер 6 - в единичном состо нии.
В этом случае импульс переполнени  счетчика 16 подтверл дает единичное состо ние триггера 6, считывает информацию из регистра , если схема 11 совпадени  «И открыта, п затем гасит содержимое регистра. Иовое случайное испытание начинаетс  носле установлени  триггера 5 в едипичпое состо ние очередпым сигналом от генератора /.
Во всех случа х, если к моменту по влени  импульса переполнени  счетчика 16 - выходного сигнала предлагаемого управл емого веро тностного преобразовател , в регистре 7 хранилось более одной едиптщы, содержимое этого регистра гаситс , и счетчик 16, перешедший при переполнении в нулевое состо ние, начинает заполн тьс  вновь, что соответствует по влению в выходном формируемом потоке
временного интервала максимальной длительности .
В предлагаемом управл емом веро тностном преобразователе воспроизводима  функци  распределени  F(t) задаетс  регулированием интенсивностей первичных случайных импульсных потоков, поступающпх от ДПСИ 2. Дл  правильной работы предлагаемого управл емого преобразовател  частота генератора 17 импульсов должна быть, по крайней
мере, на пор док ниже частоты генератора 1 импульсов, определ ющей длительность случайного испытани .
Предмет изобретени 
Управл емый веро тностный преобразователь , содержащий тактовый генератор nMnyvibсов , генератор импульсов с регулируемой частотой , датчики потоков случайных импулысов,
схемы совпадени , схемы «И, «ИЛИ, регистр , счетчик, схемы «ИЕ, вентили, матрицу резисторов, пороговый усилитель, триггеры, отличающийс  тем, что, с. целью |расширени  функциональных возможностей и сокращени 
объема используемого оборудовани , выходы датчиков потоков случайных импульсов соединены с импульсными входами соответствующих схем совпадени , выходы которых подключены ко входам записи едиппцы триггеров
регистра; выходы последних подключепы ко входам вентилей п к матрице резисторов, выходы вентилей через схемы «ИЛИ соединены с соответствующими разр дами счетчика; потенппальные входы схем совпадени  через
первую схему «Р1 подключены к единичному выходу первого трпггера, счетный вход которого соединен с тактовы.м генератором импульсов , а цепь установки единицы соединена с цепью установки нул  второго триггера, пулевой выход которого подключеп к первому входу второй схемы «И, а единичный выход - к входу первой схемы второй вход второй схемы «И соединен с цепью установки нул  первого триггера, а третий вход через пороговый усилитель подключен к выходу матрицы резисторов и через схему «НЕ - ко входу третьей схемы «И, другой вход которой соединен с выходом счетчика и входом схемы «ИЛИ, другой вход которой подключен к выходу второй схемы «И, а выход - к в.ходу второго триггера и к цепи сброса регистра; выход третье схемы «И соединен с импульсными входами вентилей, генератор импульсов с регулируемой частотой подключен ко входу
счетчика.
SU1494068A 1970-11-12 1970-11-12 Управляемый вероятностный преобразователь SU370717A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1494068A SU370717A1 (ru) 1970-11-12 1970-11-12 Управляемый вероятностный преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1494068A SU370717A1 (ru) 1970-11-12 1970-11-12 Управляемый вероятностный преобразователь

Publications (1)

Publication Number Publication Date
SU370717A1 true SU370717A1 (ru) 1973-02-15

Family

ID=20460174

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1494068A SU370717A1 (ru) 1970-11-12 1970-11-12 Управляемый вероятностный преобразователь

Country Status (1)

Country Link
SU (1) SU370717A1 (ru)

Similar Documents

Publication Publication Date Title
SU370717A1 (ru) Управляемый вероятностный преобразователь
KR850002144A (ko) 디지탈 비데오 디고스팅 장치
SU1529208A1 (ru) Устройство дл ввода информации
SU1444857A1 (ru) Устройство дл приема команд телемеханики
SU982093A1 (ru) Запоминающее устройство
SU1241239A1 (ru) Стохастический преобразователь
SU1705874A1 (ru) Устройство дл контрол оперативных накопителей
SU1605244A1 (ru) Устройство дл сопр жени источника и приемника информации
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации
SU1501100A1 (ru) Функциональный генератор
RU1790039C (ru) Устройство цикловой синхронизации
SU1608657A1 (ru) Преобразователь код-веро тность
SU417782A1 (ru)
RU1789993C (ru) Устройство дл редактировани элементов таблиц
SU515154A1 (ru) Буферное запоминающее устройство
SU1160410A1 (ru) Устройство адресации пам ти
SU1689948A1 (ru) Генератор случайных чисел
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
SU1608633A1 (ru) Устройство дл сопр жени ЭВМ с дискретными датчиками
SU1571593A1 (ru) Устройство дл контрол цифровых узлов
SU459800A1 (ru) Запоминающее устройство
SU512487A1 (ru) Устройство дл считывани сигналов из магнитного блока пам ти
RU1777152C (ru) Устройство дл определени заданной ординаты коррел ционной функции
SU604160A1 (ru) Устройство автоматического выравнивани времени распространени при передаче дискретных сообщений по параллельным каналам
SU1751712A1 (ru) Устройство многоцелевого управлени