RU1790039C - Устройство цикловой синхронизации - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в системах передачи данных. Цель - повышение точности синхронизации в услови х воздействи  интенсивных случайных помех. Устройство содержит дешифратор 1, распределитель 2, накопитель 31-Зм, счетчик 4 тактов, пороговый блок 5, блок 6 максимумов, блок 7 вычитани , блок 8 сравнени , элемент ИЛИ 9, элементы И Ют-Юм. Устройство позвол ет установить синхронизацию с высокой точностью при достаточно сложной помеховой обстановке. Проверка синхронизации и её коррекции в случае сбо  производитс  посто нно . 3 ил. -........,. ..-.-. ..-. -...

Description

VJ

Ю

8

СА) О

Фие.Т

Йзобрётён ё относитс  к радиотехнике ..и может.бйт йШрлёзсв ано. в системах пе- р ёДачм данных . v:,.-,...,, ,.,,,,.:., .. ........

., /х Цель изобретени  - повышение точности синхронизации в услови х воздействи  5 интенсивных случайных помех.

На фиг. 1 представлена структурна  электри ч е й схема устройства цикловой синхрбнизацШ а фиг. 2 - структурна / - электрйчеЬ1а Тхема блока максимумов; на ДО фиг. 3 - BpeMejH.Hbi,e диаграммы работы блб- :

:,( ка максимумов/&fc-i Ј&-Ј- ; .., ;.:;- , Устройство цикловой синхронизации содержит дешифратор 1 .распределитель 2, накопители 3|-3ы, счетчик 4 пакетов, поро- 15 . гов ый блок 5, блок 6 максимумов, блок 7 вычитани , блок сравнени , элемент ИЛИ 9, элементы l/1 .IOi-ION, блок 6 максимумов со- ,: держит хронизат.ор 6.1. первые элементы сравнени  6,21-6,2м, первые ключи 6,3i- 20 6,3м, первый регистр 6,4, первый элемент . задержки 6.5, второй Элемент сравнени  : 6.6. второй и третий регистры 6.7, 6.8, вто- : рой й третий Элементы задержки 6.9. Б. 1.0Г . второй, третий и четвертый ключи 6.11,6.12, 25 6.13, четвертый и п тый регистры 6.14, 6.15. Устройство цикловой синхронизации . ; работает следующим образом, . : лНа вход дешифратора 1 прступают информационные символы, которые могут 30

- .-бытьискажены помехами. Дешифратор 1 по N последним символам (N - длина комбинации ) принимает решение о приеме разрё- : . шенной комбинации по минимальному ;: :количеству признаков. Сигнал с дополни- 35 . тельного выхода дешифратора, который ха- г рактерйзует количество признаков, по которым была дешифрована прин та  ком- бинаци , поступает на первые входы нако- .пителёй 3. Выбор накопител  производитс  40 с помощью счетчика 4 та Ктбв и расг ределй- : . тел  2. Импульсы тактовой частоты noctyna- ; ют на вход счетчика 4, который отсчитывает

период, равный циклу. Сигнал с выхода

счетчика А поступает на распределитель 2, 45 .-. который разбивает цикл ка ёсё вОзйожйыё фазовые состо ни . Каждой фазе цикла со-. ответствует свой выход распределител  2. Сигналом с выхода распределител  2 цы би- раетс  Ьдин из накопителей 3, в котором 50 ; прЩЗШдйтс  на кЬплёййе признаков, при- / ; ун тых комбинаций при определенной фазе цик/ia, TOf Re сигнал поступает на вход . ;элемента И 10. Сн ти ё сигнала на выходе с ::,: рас ripe делите л   2 производитс  одновре- 55 ,. мённб с его по влением на следующем вы- . ; . ходе и выборе следующего накопител . Накопленные в накопител х 3 суммы при- . знаков поступают на входы блока 6 макси- /: мумов. Блок 6 максимумов выбирае т

максимальное и второе по величине число, которые поступают на вход блока 7 вычитани , С его выхода их разность поступает на вход порогового блока 5, где Сравниваетс  с порогом. При превышении порога на выходе порогового блока 5 по вл етс  сигнал, который пройд  через-элемент ИЛИ 9 сбрасывает накопители 3. Этот же сигнал поступает на первый вход элемента И 10. В этот момент на одном из элементов И 10 присут- стШует сигнал с распределител  2. На выходе этого элемента по вл етс  сигнал, который служит признаком, что синхро низа- ци  установлена или подтверждена ее установка . Фаза, соответствующа  этому элементу И 10, принимаетс  за истинную до тех пор, пока снова не произойдет превышение поро га в пороговом блоке 5. Проверка Цикловой синхронизации производитс  в течение всего сеанса св зи.

Выбор порога решающего блока 5 определ етс  требуемой достоверностью синхронизации и допустимым временем ее установлени . Чем больше порог, тем выше, достоверность, но тем дальше она устанавливаетс  и провер етс . Врем  установлени  синхронизации зависит также от условий приема. Чем выше интенсивность помех, тем больше врем , требуемое дл  установлени  синхронизации.

В случае мощных помех, когда невозможно выделить полезный сигнал, разность максимального и второго по величине числа признаков и в накопител х 2 может не превышать порога достаточно долго. Чтобы не произошло переполнени  накопителей 3.,- сигнал, характеризующий максимальное число в накопител х 3, с первого выхода блока 6 максимумов поступает на вход блока 8 сравнени . Там о н сравниваетс  с мак- с йма;льнр допустимым числом, которое разрешено накапливать в накопителе 3. При превышении его Сигналом с выхода блока 8, который проходит через элемент ИЛИ 9, производитс  сброс накопителей 3. Помимо того, что Он предохран ет от переполнени  накопители, блок 8 сравнени  служит еще одной цели. Если очень долго разность количества признаков не может превысить порог , то это значит; что информаци , йакопленна  в накопител х не достоверна и вр д ли имеет смысл ее использовать.

Блок 6 максимумов работает следующим образом.

Хронизэтор служит дл  задани  временных соотношений. Сигнал по очереди по вл етс  на первых его п выходах. Пр и наличии сигнала на его выходе выбираетс  соответствующий элемент сравнени  6,2. При этом производитс  сравнение содержимого регистра 6.4 и накопител  3. Регистр 6.4 предназначен дл  хранени  второго по величине числа из анализируемых. Если число в накопителе 3 больше, чем в регистр 6.4, то элементом сравнени  6.2 вырабатываетс  сигнал, открывающий первые ключи

6.3 на врем , необходимое дл  записи числа хран щегос  в накопителе в perncfp 6.4. Если число в регистре 6.4 больше, чем в накопителе 3, то элемент сравнени  6.2 не срабатывает, первые ключи 6.3 не открываютс  и в регистре 6.4 остаетс  прежнее число . Сигнал с выхода хронизатора задержанный в блоке 6.5 на врем  необходимое , чтобы произошла запись в регистр

6.4 поступает также на третий вход элемента сравнени  6.6, При этом производитс  сравнение чисел хран щихс  в регистре 6.4 и 6.7. Регистр 6.7 предназначен дл  хранени  максимального числа из проанализированных . Если число в регистре 6.4 больше, чем в регистре 6.7, то элементсравнени  6.6 вырабатывает сигнал, поступающий на третий вход регистра .6.8, который разрешает в него запись. По этому сигналу в регистр 6.8 записываетс  содержимое регистра 6.7. . Этот же сигнал, задержанный на врем  записи в элементе задержки 6.9 поступает на третий вход регистра 6.7. Сигнал на третьем входе разрешает запись в регистр 6.7, подаваемого на его вход содержимого регистра .6.4. Задержанный в элементе 6.10 сигнал с выхода элемента задержки 6.9 открывает ключ 6.11 и содержимое регистра 6.8 записываетс  в регистр 6.4. В результате произойдет перезапись содержимого регистров 6.7 и 6.4. Соответственно в регистре 6.7 будет максимальное,-а в регистре 6.4 втрое по величине значение. Если же в регистре 6.4 число меньшем, чем в регистре 6.7, то перезаписи не происходит. Через врем  необходимое дл  срабатывани  всех вышеперечисленных элементов вырабатываетс  следующий сигнал хронизатора и все повтор етс  дл  следующего накопител  3. После М-го сигнала хронизатор вырабатывает сигнал на (N+1)-M выходе, который открывает ключи 6.12 и 6.13.. в результате чего происходит запись значений из регистров 6.4 и 6.7 в регистры 6.14 и 6.15, выходы которых  вл ютс  выходами блока 6 максимумов . Этим же сигналом производитс  обнуление регистра 6.8, а после задержки на

элементе 6.16 на врем  необходимое дл  записи, обнуление регистров 6.4 и 6.7.

Временна  диаграмма сигналов с выхода хронизатора представлена на рис. 3. На

рис. За показаны отсчеты информационной последовательности. Цикл, дл  которого устанавливаетс  синхронизаци  , срстоитиз тактов. На каждом также такте мен етс  выход распределител  2, на котором присутствует сигнал. Следовательно, на каждом

такте измен етс  содержимое только одного накопител  3. .. - :, v v. ; :;:; ::;.:-;:.

На рис. 36 представлены сигналы на

первом выходе хронизатора 6,1, на рис. Зв

- на втором выходе; на рис. Зг. на N выходе, а на рис. Зд - на (М+1)-м выходе хронизатора . Сигнал на (1М+1)-м выходе по вл етс  через врем  ri после по влени  сигнала ШГ r-м выходе хронизатора. Сигнал на первом

выходе по вл етс  через врем  тг после по влени  сигнала.на (N+1)-M выходе хронизатора . Врем  между двум  сигналами на одном и том же выходе хронизатора равно + гг.

. За врем  т произойдет опрос всех N накопителей 3 и будут выбраны из них те. два. в которых накоплены максимальное и второе/по величине значение. :: . Поскольку врем  t на несколько пор дков меньше, чем продолжительность такта, то можно считать, что выбор происходит мгновенно . Соответственно смё1на сигналов на еы- ходе будет происходить сразу же после смены числа в каком-либо накопителе 3. Если числа

в накопител х 3 неизменны, то не измен ютс  и сигналы на выходе блока максимумов.

После срабатывани  блока б максимумов 3 сработают блоки 7, 5 и 8. Если в пороговом блоке 5 порог будет превышен,

то произойдет срабатывание одного из элементов И 10, на выходе которого присутствует также сигнал с распределител  2. В результате будет установлена начальна  фа- за цикла. Пороговый блок 5 может сработать

только в том случае, если на данном такте также произошло увеличение значени  числа в том накопителе 3, в котором накоплено максимальное количество признаков, и который скорее всего соответствует истинной

фазе цикла. Оговорка скорее всего присутствует из-за того, что информаци  искажена помехами. При отсутствии помех фаза будет устанавливатьс  об зательно верно.

Фо р.мула изобретени  Я: Устройство цикловой синхронизации, сбде жащеё ёшиф рйтор/вх ШтЪрЬРй   л ётс  входом информационных символов. N накопителей, кПервым входам которых подключён выход дешифратора, порбгрвый блбк и рбслёдоватёльно соединённые счет1 чйк тактов, вход которого  вл етс  входом имттульйрб тактовойiчастоты, и распредели- тёль, выходы(которого пЪд ючены к втбрым входамf соответствующих накопителей, третьи входы которых соединены, б т;п й-; ч Ю lit ё е с   тем; что, с целью повышени  точностйсинхронизацйЦв услови х воздействи  интенсивных случайных помех, введё

5

ны блок максимумов, блок вычитани , блок сравнени , элемент ИЛИ, N элементов И, к первым входам которых и первому входу элемента ИЛ И подключен выход порогового блока, к входу котброго подключен выход блока вычитани , при этом вторые входы накопителей сбедйнёнц.с вторыми входами сЬотвётствующИх элементов И, а выходы на- кЬпйтёлёй подключены к входам блока мак- симумЬв, первый и второй выходы которого подключены к входам блока вычитани , причем второй выход блока максимумов через блок сравнени  подключен к второму входу элемента ИЛИ, выход которого подключен к третьим входам накопителей.