SU855660A2 - Устройство дл управлени обменом - Google Patents
Устройство дл управлени обменом Download PDFInfo
- Publication number
- SU855660A2 SU855660A2 SU792798908A SU2798908A SU855660A2 SU 855660 A2 SU855660 A2 SU 855660A2 SU 792798908 A SU792798908 A SU 792798908A SU 2798908 A SU2798908 A SU 2798908A SU 855660 A2 SU855660 A2 SU 855660A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- counter
- information
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
(54) УСТРОЙСТВО ДЛд УПРАВЛЕНИЯ ОБМЕНОМ
1
Изобретение относитс к вычислительной технике, а именно к устройcTBcUti обмена информацией междУ накопител ми на магнитных дисках.
По основному авт.са. № 482742 известно устройство дл управлени обменом, содержащее схему сравнени подключенную к первому и второму счетчикам, причем кодовый вход пер .вого счетчика соединен с адресным входом устройства, триггер, единичный выход которого соединен с первьв : входом элемента И,третий счетчик, дешифратор нулевого состо ни и элемент ИЛИ, один вход которого соединен с блокирую&тм входом устройства , первым выходом соединенного с другим входом элемента ИЛИ, выход которого соединен с нулевым входом триггера, единичный вход которого соединен с выходом схемы сравнени , выход элемента И соединен с вторым выходом устройства и со счетными входами первого и третьего счетчиков, выход третьего счетчика через дешифратор нулевого состо ни соединен с другим входом элемента ИЛИ, кодовый вход третьего счетчика соединен с кодовым входом устройства,, тактирующий вход которого соединен со вторым входом элемента И и со счетным входом-.второго счетчика ij.
Недостатком данного устройства вл етс то, что оно может работать только с одним блоком буферной пам ти . При асинхронно вращающемс приемном и передающем магнитных дисках передача информации и очищение бу10 ферной пам ти происходит в этом случае через один оборот передающего диска. Tie. скоростьопередачи информации снижаетс вдвое.
Цель изобретени - повышение ско15 рости обмена устройства дл управлени обменом.
Дл достижени поставленной задачи в устройство управлени обменом введены второй триггер, единичный
20 вход которого соединен с первым блокирующим входом устройства, а нулевой вход - со вторым блокирующим входом устройства и с третьим входом элемента ИЛИ, второй элемент И, пер25 вый вход которого соединен с выходом первого элемента И, второй вход с нулевым выходом второго триггера, а выход - со вторым выходом устройства , и третий элемент И, первый
30 вход которого соединен с выходом
первого элемента И, второй вход с единичным выходом второго триггера , а выход - с третьим выходом устройства.
На чертеже приведена функциональ|На схема устройства.
Устройство содержит счетчики 1-3 4 сравнени , триггер 5, дешифратор б нулевого состо ни , элемент 7 И, элемент 8 ИЛИ, адресный вход 9, кодовый вход 10, блокируюадий вход 11, тактирующий вход 12, выход 13, триггер 14, элемент 15 И,, элемент 16 и, блокирующий вход 17,. выход 18 и выход 19. При передаче информации с одного магнитного диска на другой асинхронно вращаетс диск.
Устройство работает следующим
образом. I
Перед началом передачи информации в счетчик 1 по адресному входу 9 заноситс код начального адрева передаваемого массива информации а в счетчик 3 по кодовому входу 10 код объема передаваемого массива. Счетчик 2 и триггеры 5 и 14 устанав ливаютс в исходное нулевое состо н при котором элемент 7 не пропускает импульсы с тактирующего входа 12 а элемент 16 не пропускает импульсы с выхода элемента 7 на выход 19 уст рбйства. После прохождени под считывающей головкой передающего магнитного диска нулевой отметки синхроимпульсы начинают поступать на второй вход элемента 7 и на счетный вход счетчика 2. При сравнении содержимого счетчиков 1 и 2 срабатывает схема 4 сравнени и устанавливет триггер 5 в единичное состо ние, при котором сигнал с единичного плеча триггера 5 открывает выход элемента 7 дл прохождени с.нхроимпульсов с тактирующего входа 12 на счетный вход счетчиков 1 и 3 и через открытый элемент 15 - на выход 18 устройства. Синхроимпульсы с выхода 18 устройства поступают в первый блок буферной пам ти (на чертеже не показана). Одновременно в первый блок буферной пам ти начинает поступать информаци с передаю щего диска. Содержимое счетчиков 1 и 2 одновременно увеличиваетс с каждым поступившим синхроимпульсом. При заполнении первого блока буферной пам ти сигнал от него через блокирующий вход 11 устройства и через элемент 8 поступает на нулевой вход триггера 5, переключа его в исходное состо ние. Одновременно сигнал с блокирующего входа 1 поступает на единичный вход триггера 14 и переключает его в единичное состо ние, при котором сигнал с единично1о выхода триггера 14 разрешает прохождение импульсов с выхода элеме 1та 7 на выход элемента
И 16, а сигнал с нулевого выхода триггера 14 запрещает их прохождени на выход элемента 15. При этом поступление синхроимпульсов и информации с переданвдего диска в буферную пам ть прекращаетс до момента еледующего прохождени считывающей головки над нулевой отметкой и сравнение текущего считанного количеств синхроимпульсов в счетчике 2 с последним значением адреса в счетчике При сравнении содержимого счетчиков 1 и 2 вновь срабатывает схема 4 сранени , устанавлива триггер 5 в единичное состо ние и с выхода триггера 5 разрешает прохождение синхроимпульсов с тактирующего входа 12 на счетный вход счетчика 1 и на входы элемента 15 и элемента 16. С выхода элемента 16 синхроимпульсы поступают через выход 19 на вход второго блока буферной пам ти (на чертже не показан). Одновременно на. второй блок буферной пам ти поступает информаци с передающего диска С момента переключени триггера 14, т.е. с момента запрещени прохождени сигналов.через элемент 15 на выход 18 устройства информаци из первого блока буферной пам ти может записыватьс на приемный диск одновременно с подготовкой к заполнению и заполнением второго блока буферной пам ти. После заполнени второго блока буферной пам ти сигнаш с него поступает через блокирующий вход 17 на третий вход элемента 8 и на нулевой вход триггера 14. При этом триггер 5 и триггер 14 устанавливаютс в исходное нулевое состо ние и устройство вновь подготавливаетс к приеглу информации с передающего диска в первый блок буферной пам ти, который к этому моменту времени успевает очиститьс от предыдущей информации. Таким образом, весь заданный массив информации с передающего диска последовательно переписываетс на приемный диск, причем передача информации осуществл етс во врем каждого оборота передающего диска, так как поочередно работает то один то второй блоки буферной пам ти. После окончани передачи всего массива информации содержимое счетчика 3, работающего в режиме вычитани , становитс равно нулю и сигнал с него через дешифратор 6 нулевого состо ни и элемент 8 возвращает первый триггер в исходное состо ние
Таким образом, скорость обмена устройства дл управлени обменом повьииаетс в два раза.
Claims (1)
1. Авторское свидетельство СССР. 482742, кл. G06F 9/00, 1973 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792798908A SU855660A2 (ru) | 1979-07-17 | 1979-07-17 | Устройство дл управлени обменом |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792798908A SU855660A2 (ru) | 1979-07-17 | 1979-07-17 | Устройство дл управлени обменом |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU482742 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU855660A2 true SU855660A2 (ru) | 1981-08-15 |
Family
ID=20841754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792798908A SU855660A2 (ru) | 1979-07-17 | 1979-07-17 | Устройство дл управлени обменом |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU855660A2 (ru) |
-
1979
- 1979-07-17 SU SU792798908A patent/SU855660A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3478325A (en) | Delay line data transfer apparatus | |
SU855660A2 (ru) | Устройство дл управлени обменом | |
SU586452A1 (ru) | Устройство управлени вводом-выводом | |
SU1594536A1 (ru) | Устройство дл прерывани программ | |
SU1714684A1 (ru) | Буферное запоминающее устройство | |
SU875374A1 (ru) | Устройство дл сопр жени | |
SU1168958A1 (ru) | Устройство дл ввода информации | |
SU482742A1 (ru) | Устройство дл управлени обменом | |
SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
SU1765849A1 (ru) | Буферное запоминающее устройство | |
SU1111150A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
SU1727213A1 (ru) | Устройство управлени доступом к общему каналу св зи | |
SU857967A1 (ru) | Устройство сопр жени | |
SU1583980A1 (ru) | Буферное запоминающее устройство | |
SU972588A1 (ru) | Устройство дл управлени записью информации в блок пам ти | |
SU1367045A1 (ru) | Устройство дл контрол пам ти | |
SU1520597A1 (ru) | Стоковое запоминающее устройство | |
SU1656545A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU886057A1 (ru) | Частотно-импульсное запоминающее устройство | |
SU1689957A1 (ru) | Устройство пр мого доступа в пам ть ЭВМ | |
SU1388951A1 (ru) | Буферное запоминающее устройство | |
SU1251091A1 (ru) | Устройство дл ввода информации | |
SU1550525A1 (ru) | Устройство дл сопр жени канала св зи с ЭВМ | |
SU911500A2 (ru) | Устройство дл ввода информации | |
SU1596333A1 (ru) | Устройство дл обнаружени ошибок при передаче информации |