SU1251091A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к обла- fсти вычислительной техники. Цель изобретени  - повьшение надежности устройства за счет исключени  потер информации при вводе. Цель достигаетс  введением блока управлени , распределител  импульсов, элементов задержки, второго формировател , элемента ШШ с их св з ми, которые обеспечивают сохранность информации при увеличении скорости считывани  по сравнению со скоростью записи. П з.п. ф-лы, 3 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах, предназначенных дл  сборау хранени  и обработки информации в реальном вре мени.

Цель изобретени  - повышение надежности устройства путем исключени  потерь информации при вводе.

На фиг, .1 изображена схема устройства; на фиг, 2 - схема блока управлени ; на фиг, 3 - схема распределител  импульсов.

Устройство содержит первый и вто рой элементы И 1, 2, первый и второй регистры 3 и 4, первый и второй блоки 5 и 6 оперативной пам ти, первый и второй счетчики 7 и 8 блок 9 управлени , распределитель IQ импульсов , первый формирователь 11, генератор 12 импульсов, третий и четвертый элементы И 13 и 14, третий и четвертый регистры 15 и 16, коммутатор 17, с первого по четвертый элементы задержки 18-21, второй формирователь 22, элемент ИЛИ 23, первый и второй ключи 24 и 25, первый 26, второй 27 выхо|ц {, первый 28, второй 29 входы, третий выход 30, третий вход 31, четвертый выход 32 блока управлени , второй 33, третий 34, четвертый 35 входы, первый 36, второй 37 выходы, первый вход 38 распределител  импульсов.

Первый и второй блок управлени  (фиг 2) содержит с первого по четвертый элементы И 39-42, первый и второй элементы ИЛИ 43 и 44, элемент задержки 45, триггеры 46, 47 и 48,

Распределитель импульсов (фиг. 3) содержит первый и второй элементы И 49, 50, первый элемент ИЛИ 51, третий и четвертый элементы И 52, 53 второй элемент ИЛИ 54,

Устройство работает следующим.образом .

Перед началом работы устройство устанавливаетс  в исходное состо ние Сигнал установки в исходное состо ние формируетс  при включении источника питани .формирователем 22 или при нажатии ключа 25. С выхода элемента ИЛИ 23 сигнал начальной установки сбрасывает в нулевое состо ние счетчики 7 и 8 и устанавливает в исходное состо ние блок 9 управлени .

В исходном состо нии блок 9 управлени  импульсом записи с выхода

26 разрешает прохождение синхронизирующих импульсов (си) через элемент И 1, которые обеспечивают запись поступающей информации по шине D в

регистр 3, Формирователь 11 вырабаты-; вает разрешающий сигнал в момент поступлени  истинной информации. Сигнал записи с выхода 26 блока 9 управлени  устанавливает блок 5 оператив ной пам ти в режим записи,- на информационные входы которого поступает информаци  с регистра 3, Адрес, по которому производитс  запись постура- ющей информации в блок 5, формирует с  счетчиком.7, фop aIpoвaниe адресов происходит по импульсам записи, поступающим с выхода 36 распределител  10 импульсов. Эти же импульсы записи с задержкой, необходимой на врем  формировани  адреса записи, осуществл ет стробирование записи поступающей информации в блок 5.

Счетчик 7 работает циклически: дойд  до максимального адреса записи он автоматически сбрасываетс  в нулевое состо ние и на выходе формирует импульс переноса

Последний с выхода, счетчика 7 поступает , на вход 28 блока 9 управле0 ни . По этому импульсу блок 9 на выходе 27 формирует сигнал записи, на выходе 26 - сигнал чтени , а на выходе 30 - сигнал запуска генератора 12 импульсов.

5 Сигнал записи с выхода 27 блока 9 разрешает прохождение синхронизирующих импульсов через элемент И 2 и .тем самьм разрешает запись поступа- кадей информации в регистр 4, с кото0 рого информаци  переписываетс  в блок б оперативной пам ти. В режим записи последний устанавливаетс  сигналом записи с выхода 27 блока 9 управлени . Формирование адреса зазш5 си ос ествл етс  счетчиком 8 по импульсам записи, поступающим с вы- хода 37 распределител  10 импульсов. Стробирование записи поступающей информации в блок 6 осуществл етс  им0 пульсами записи с выхода 37 распределител  10, задержанными элементом 21 задержки на врем  формировани  адреса записи.

5 Сигнал чтение с выхода 26 блока 9 управлени  запрещает.прохождение СИ через элемент И 1 и запись информации в регистр 3. Этот же сиг

3

нал устанавливает блок 5 в режим чтени .

Считывание информации осуществл етс  при поступлении сигнала ГОТОВ на вход, устройства. При наличии сигнала Готов импульсы чтени  с выхода генератора 12 импульсов чере элементы I3 и 14 поступают на вход 38 распределител  импульсов 10, С выхода 36 распределител  10 импульсы чтени  поступают на счетчик 7 дл  формировани  адреса чтени , а также через элемент 18 задержки на блок 5 дл  стробировани  чтени .

Счетчик 7, досчитав до максимального значени  адреса чтени , автоматически сбрасьгааетс  в нулевое со сто ние и на выходе формирует импульс переноса, который поступает на вход 28 блока 9 управлени . По импульсу переноса блок 9 управлени  на выходе 32 устанавливает сигнал, запрещающий прохождение импульсов чтени  через элемент И 13, т.е. с блока 5. При этом пор док считывани  информации с блока 5 тот, что и пор док записи (стекова  организаци  пам ти).

По окончании записи поступающей информации в 15лок 6 импульс перенос с выхода счетчика В поступает на вход 29 блока 9 управлени . По этому импульсу блок 9 на выходе 26 устанавливает сигнал записи, а на выходе 27 - сигнал чтени . При этом происходит запись поступающей информации в блок 5 и считывание информации с блока 5. Процессы записи и чтени  происход т аналогично описанному,

Информаци , считьюаема  с-блока 5, записываетс  в регистр 15, а ин- формахш , считываема  в блока 6, - в регистр 16. Стробирование записи информации в регистры 15 и 16 осуществл етс  импульсами чтени , задержанными элементами задержки 19 и 20 на врем  выборки информации из пам ти при считывании. Считьтание информации из регистров 15 и 16 осуществл етс  через коммутатор 17, Управление потоками информации через коммутатор 17 производи;гс  сигналами чтени  с выходов 26 или 27 блока 9 управлени .

Устройство работает таким образом , что частота считывани  информа цин с блоков оперативной пам ти 5 и

yi4

6 всегда выше, чем частота записи. Частота считывани  определ етс  генератором 12 импульсов.

Измен   емкость блоков оператив- ной пам ти 5 и 6 и регулиру  частоту генератора 12 импульсов, получаем паузу за счет опережени  по времени процесса считывани  перед процессом записи. Величина паузы определ етс  временем обработки информации на ЭВМ с учетом сбойных ситуаций.

Емкость блоков 5 и 6 выбираетс  ирход  из того, что врем  процесса записи в пам ть должно быть больше суммы процесса считывани  (Тсч),

времени обработки блока информации на на ЭВМ (Тобр) и времени обработки ситуаций (ТСб)

20

Тз Тч + Тобр + Тсб.

Врем  процесса записи определ етс  частотой поступлени  notoKa информации .

Частота считывани  информации зависит от пропускной способности канала ЭВМ и определ ет врем  процесса считывани .

Врем  обработки блока информации

и обработки сбойных ситуаций определ етс  техническими характеристиками прин той ЭВМ и исполь ованным программным обеспечением.

Блок 9 управлени  работает следующим образом.

Импульсом Сброс по выходу 31 триггер 46 и триггер 48 устанавливаютс  в нулевое состо ние. При этом на выходе 26 устанавливаетс  сигнал

записи, на выходе 27 - сигнал чтени , а на выходе 30 - сигнал, запрещающий работу генератора 12 импульсов. По окончании записи информации в первый блок 5 .оперативной пам ти импульс

переноса с выхода счетчика 7 по вы ходу 28 поступает на элементы И 39 и 41. Сигнал чтени  с выхода триггера 46 разрешает прохождение импульса переноса через элемент И 41. Импульс

переноса с выхода элемента И 41 через элемент ИЛИ 44 перебрасывает триггер 48, и на выходе 30 формируетс  сигнал, разрещающий работу генератора 12 импульсов. Импульс переноса с выхода элемента ИЛИ 44 через элемент задержки 45 измен ет состо ние триггера 46. При этом на выходе 26 устанавливаетс  сигнал

чтени , а на выходе 27 - сигнал записи . С выхода элемента 45 задержки импульс переноса устанавливает триггер 47 а состо ние, когда на выходе 32 формируетс  сигнал, разрешакнций прохождение импульсов чтени  с генератора импульсов 12 через элемент И 13, При этом происходит процесс записи поступающей информации во второй блок 6 и процесс считывани  записанной информации с первого блока 5.

По окончании считывани  информации с первого блока 5 импульс пере иоса с выхода счетчика 7 по входу 28 поступает на элементы И 39 и 41, В этом случае разрешан ций сигнал с выхода триггера 45 поступает на элемент И 39, С выхода элемента И 39 импульс переноса через элемент ИЛИ 43 измен ет состо ние триггера 47 и на выходе 32 устанавливаетс  сигнал, запрещающий прохождение импульсов чтени  через элемент И 13, По окончании записи поступающей информации с второ го блока 6 опера- tивнoй пам ти импульс переноса с выхода счепчика 8 по входу 29 поступает на входы элементов И 40 и 42, Сигнал чтени  с выхода 26 триггера 46 разрешает прохождение импульса переноса через элемент И 42 на элемент ИЛИ 44, С выхода элемента ИЛИ 44 импульс переноса через схему задержки 45 измен ет состо ние триггера 46, Состо ние триггера 48 не измен етс . Импульс переноса с выхода схемы задержки 45 измен ет состо ние триггера 47 и на выходе 32 устанавливаетс  сигнал, разрешающий прохождение импульсов чтени  через элемент И 13,

При этом происходит процесс записи поступающей информации в первый блок 5 оперативной пам ти и процесс считывани  информации с второго бло ка 6 оператийной пам ти.

По окончании считывани  информации с блока 6 импульс переноса с выхода счетчика 8 по входу 29 поступает на входы элементов И 40 и 42, Сигнал с выхода триггера 46 разрешает прохозвдение импульса переноса через элемент И 40, С вьЬсода элемента И 40 импульс переноса через элемент ИЛИ 43 перебрасывает триггер 47, На выходе 32 устанавливаетс  сигнал, запрещак ций прохожде

ние импульсов чтени  через элемент И 13,

В дальнейшем процессы записи и считывани  информации происход т аналогично описанному.

Распределитель импульсов 10 работает следующим образом.

Импульсы записи по входу 35 поступают на элементы И 49, 52, импульсы чтени  по входу 38 - на входы элементов И 50, 53, В зависимости от значений сигналов записи и чтени  на входах 33, 34 и на выходы 36 и 37 поочередно поступают импульсы записи н чтени .

Применение предлагаемого устройства по сравнению с известным позвол - ет исключить потерю информации за счет того, что считывание информации производитс  с большей скоростью по сравнению с записью и имеетс  пауза между процессом записи и процессом считьшани , что особенно важно при 5 обработке непрерывного потока информации на ЭВМ в реальном времени.

Claims (2)

1. Формула изобретени 

   5

   0

   5

   1, Устройство дл  ввода инфермации , содержащее четыре регистра, два блока оперативной пам ти, два счетчика , коммутатор, четыре элемента И, первый формирователь, информационные входы первого и второго регистров и

   5 вход первого формировател   вл ютс  входом данных устройства,первые входЫ: первого и второго элементов И  вл ютс  синхровходом устройства, вторые входы первого и второго элементов И

   соединены с входом первого формировател , а выходы - с синхровходами первого и второго регистров, выходы которых соединены с информационными входами первого и второго блоков опе ративной пам ти, адресные входы которых соединены с выходами первого н второго счетчиков, выходы блоков оперативной пам ти соединены с информационными входами третьего и четвертого регистров, выходы которых соединены с.информационными входами коммутатора , выход которого  вл етс  выходом устройства, отличающеес  тем, что, с целью повышени 

   надежности устройства за счет исключени  потерь информации при вводе, оно содержит блок управлени , распределитель . импульсов , четыре элемента

   задержки, генератор импульсов, втор формирователь, элемент ИЛИ, первый и второй ключи, первый вход четв.ер- того элемента И  вл етс  входом управлени  устройства, выход четвер- того элемента И соединен с первым входом распределител  импульсов, первый выход которого соединен с входами первого и второго элементов задержки и счетным входом первого счетчика, выход первого элемента задержки соединен со стробирующим входом первого блока оперативной пам ти, вь1ход второго элемента задержки соединен со стробирующим входом третьего регистра, а выход переноса первого счетчика соединен с первым входом блока управлени , первый выход которого соединен с третьим входом первого элемента И, управл ющим входом первого блока оперативной пам ти, первым управл ющим входом коммутатора и вторым входом распределител  импуль со в, второй выход которого соединен с входами третьего и четвертого „элементов задержки и со счетным входом второго счетчика, выход третьего элемента задержки соединен со стробирующим входом четвертого регистра, выход четвертого элемента задержки соединен со стробирующим входом второго блока оперативной пам ти, а выход переноса второго счетчика соединен с вторым входом блока управлени , второй выход которого соединен с третьим входом второго элемента И, управл ющим входом второго блока оперативной пам ти, вторым управл ющим входом коммутатора и третьим входом распределител  импульсов , четвертый вход которого  вл етс  синхровходом устройства, третий выход блока управлени  соединен с входом генератора импульсов, выход которого соединен с первым входом третьего элемента И, выход

   5 10 15 20 5 о

   5

   которого соединен с вторым входом четвертого элемента И, а второй вход третьего элемента И соединен с четвертым выходом блока управлени , третий вход которого и установочные входы первого и второго счетчиков соединены с выходом элемента ИЛИ, первый вход которого через второй ключ подключен к шине нулевого потенциала устройства, второй вход - к выходу второго формировател , вход которого через первый ключ соединен с щиной питани  устройства.
2. 2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит четыре элемента И, два элемента ИЛИ, элемент задержки и три триггера, объединенные первые входы первого и третьего элементов И и объединенные первые входы второго и четвертого элементов И  вл ютс  первым и вторым входами блока соответственно, выходы первого и второго элементов И и выходы третьего и четвертого элементов И подключены соответственно к входам первого и второго элементов ИЛИ, выходы которых соединены с входами установки в 1 второго и третьего триггеров соответственно, выход второго элемента ИЛИ через элемент задержки соединен с выходом установки в О второго триггера и с входом установки в 1 первого триггера , вход установки в О которого и вход установки в О третьего триггера  вл ютс  третьим входом блока, неинвертирующий выход первого триггера  вл етс  первым выходом блока и соединен с вторыми входами первого и четвертого элементов И, инвертирующий выход  вл етс  вторым выходом блока и соединен с вторыми входами второго и третьего элементов И, выходы третьего и второго триггеров  вл ютс  третьим и четвертым выходами блока соответственно.

   сриг.2

   Составитель И, Алексеев Редактор Т. Митейко Техред И.Гайдош Корректорам. Демчнк

   4412/46

   Тираж 671 Подписное ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб. д. 4/5

   Производственно-полиграфическое предафи  е, г. Ужгород ул. Проектна , 4

   фиг-З