SU1732338A2 - Таймер - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано в управл ющих вычислительных системах дл  обеспечени  работ в реальном масштабе времени. Целью изобретени   вл етс  повышение достоверности функционировани  таймера за счет исключени  возможности выдачи ложного кода. Поставленна  цель достигаетс  тем, что выход первого разр да группы разр дных выходов счетчика соединен с третьим входом формировател  сигнала чтени , содержащего триггер, элементы И и НЕ, в который введены элементы И и ИЛИ. 1 з.п.ф-лы, 4 ил.

Description

Изобретение относитс  к вычислительной технике, может быть использовано в управл ющих вычислительных системах дл  обеспечени  работы в реальном масштабе времени и  вл етс  усовершенствованием таймера по авт.св. № 1531081.

Целью изобретени   вл етс  повышение достоверности функционировани  таймера .

На фиг.1 приведена функциональна  схема таймера; на фиг,2 - функциональна  схема формировател  сигнала чтени ; на фиг.З и 4 - временные диаграммы работы таймера: сигнал на вход разрешени  чтени  таймера (а); сигнал с выхода первого разр да группы разр дных выходов счетчика (б); сигнал с выхода мультиплексора (в); сигнал на пр мом выходе триггера (г); сигнал на инверсном выходе триггера (д).

Таймер содержит регистры 1 и 2, счетчик 3, группу 4 входов задани  временного интервала, группу 5 информационных выходов таймера, вход 6 разрешени  записи данных , группу 7 входов команд таймера, вход 8 разрешени  записи команд, вход 9 разрешени  чтени  таймера, вход 10 частоты внешнего тактового генератора, формирователь 11 сигнала перезаписи, элементы И 12 и 13, тактовый генератор 14, мультиплексор 15, формирователь 16 сигнала чтени , выход 17 сигнала отсчета заданного интервала времени таймера, выход 18 признака достоверной информации, вход 19 запуска формировател  16, информационный вход 20 формировател  16, тактовый вход 21 формировател  16.

Формирователь сигнала чтени  содержит элементы И 22 и 23, элемент НЕ 24, элемент ИЛИ 25 и триггер 26.

Таймер работает следующим образом.

В исходном состо нии выход второго разр да регистра 2 находитс  в состо нии логического О, триггер 26 формировател  16 сигнала чтени  обнулен (фиг.Зг, д и 4 г, д).

В результате на информационном входе триггера 26 и на входе элемента И 22 fe

XI

со

hO

со со

00

логическа  1, на входе элемента И 23 - логический О, что преп тствует прохождению тактовых импульсов на синхровход триггера 26, а элемент И 23 подготовлен к приему сигналов. В регистр 1 и счетчик 3 импульсом с входа 6 записываетс  цифровое значение временного интервала. В регистр 2 импульсом с входа 8 записываетс  код требуемого режима счета таймера.

Дл  организации режима многократно- го запуска таймера в регистр 2 записываетс  код, устанавливающий логический О на выходе третьего разр да и логическую 1 на выходе второго разр да регистра 2. Логическа  1 на выходе второго разр да ре- гистра 2 разрешает передачу через элемент И 13 импульсов тактового генератора 14 или с выхода 10 внешнего тактового сигнала через мультиплексор 15 на счетный вход счетчика 3.

После отсчета заданного интервала времени на выходе переполнени  счетчика 3 по вл етс  импульс, который подаетс  на выход 17 сигнала отсчета заданного интервала времени и через формирователь 11 сиг- нала перезаписи восстанавливает в счетчике 3 цифровое значение временного интервала, хран щеес  в регистре 1, после чего счет интервала повтор етс .

Если в регистр 2 записать импульсом с входа 8 код, устанавливающий логический О на выходе второго разр да регистра 2, то закрываетс  элемент И 13 и прекращаетс  поступление импульсов на счетный вход счетчика 3.

Дл  организации режима однократного запуска таймера в регистр 2 импульсом с входа 8 записываетс  код, устанавливающий логическую 1 на выходах его второго и третьего разр дов. В этом случае после отсчета заданного интервала времени сигналом с выхода переполнени  счетчика 3, поступающим через элемент И 12 на вход сброса в О второго разр да регистра 2, устанавливаетс  логический О на выходе второго разр да регистра 2 и повторный запуск таймера не производитс .

При по влении во врем  счета импульсов счетчиком 3 сигнала на входе 9 чтени  таймера (фиг.За и 4а) с выхода формировател  16 сигнала чтени  таймера поступает импульс, обеспечивающий считывание достоверной информации.

Логическа  1 с входа 9 чтени  таймера подаетс  на вход элемента И 22, на его второй вход поступает в зависимости от предыдущего состо ни  счетчика 3 передний (фиг.За) или задний (фиг.4а) фронт импульса с выхода первого разр да счетчика 3.

По переднему фронту импульса триггер 26 взводитс  (фиг.Зг) по цепи элемент И 22 -элементИЛИ 25-синхровходтриггера 26. По заднему фронту импульса триггер 26 взводитс  (фиг.4г) по цепи элемент И 22 - элемент НЕ 24 - элемент ИЛИ 25 - синхровход триггера 26. Сигнал логического О с инверсного выхода взведенного триггера 26 (фиг.Зд и 4д) закрывает элемент И 22, что преп тствует прохождению импульсов с выхода первого разр да счетчика 3, а логическа  1 с пр мого выхода триггера 26 (фиг.Зг и 4г) открывает логический элемент И 23. Ближайший тактовый импульс с выхода мультиплексора 15 (фиг.Зв и 4а) своим передним фронтом по цепи: элемент И 23 - элемент ИЛИ 25 - синхровход триггера 26, устанавливает триггер 26 в исходное состо ние (фиг.Зг и 4г).

Таким образом, формирователь 16 сигнала чтени  устанавливаетс  в исходное состо ние , а на его выходе сформирован сигнал разрешени  чтени  от момента времени ti (фиг.Зг и 4г), когда в счетчике 3 переходной процесс закончилс , до момента времени t2 (фиг.Зг и 4г), когда по приходу тактового импульса он еще не началс , а это значит, что чтение информации из счетчика 3 в момент времени ц-ta происходит без искажени  информации.

Claims (2)

1.Таймер по авт.св. N° 1531081, о т л и- чающийс  тем, что, с целью повышени  достоверности функционировани , первый разр дный выход счетчика соединен с входом запуска формировател  сигнала чтени .

2.Таймер по п.1,отличающийс  тем, что формирователь сигнала чтени  содержит триггер, два элемента И, элемент Н Е и элемент ИЛИ, причем выход первого элемента И соединен с первым входом элемента ИЛИ и через элемент НЕ - с вторым входом элемента ИЛИ, третий вход которого соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с тактовым входом формировател  и пр мым выходом триггера, инверсный выход которого соединен с информационным входом триггера и первым входом первого элемента И, второй и третий входы которого  вл ютс  соответственно входом запуска и информационным входом формировател , выход элемента ИЛИ соединен с синхровходом триггера, пр мой выход которого  вл етс  выходом формировател .

u

8

г

ю

Фиг. 2

19

Н 21

16

18

Фиг.1

Фаг.Ъ