SU1179337A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее счетчик адреса, первый блок пам ти микропрограмм , блок формировани  установочных сигналов, коммутатор адреса и блок элементов ИЛИ, причем выход блока элементов ИЛИ соединен с информационным входом счетчика адреса, информационный выход которого соединен с адресным входом первого блока пам ти микропрограмм, выход блока элементов И соединен с первым входом блока элементов ИЛИ, второй вход которого соединен с выходом кода адреса первого блока пам ти микропрограмм, установочный вход устройства соединен с входом установки в «О счетчика адреса, отличающеес  тем, что, с целью повышени  быстродействи , оно дополнительно содержит второй блок пам ти микропрограмм, блок коммутации обращений, содержащий группу мультиплексоров , где к- количество каналов внешнего режима синхронизации), группу элементов И, элемент НЕ, элемент ИЛИ и триггер, а блок формировани  установочных сигналов содержит шесть формирователей импульсов, четыре элемента ИЛИ, два элемента И, элемент НЕ, элемент задержки и посто нную пам ть, причем информационный вход коммутации адреса  вл етс  входом кода команды устройства, управл ющий вход коммутатора адреса соединен с выходом признака начального адреса микропрограммы первого блока пам ти микропрограмм, выход кода микрооперации которого  вл етс  первым управл ющим выходом устройства, выход регистра адреса соединен с адресным входом второго блока пам ти микропрограмм, вход чтени  которого соединен с выходом первого формировател  импульсов, вход которого через элемент задержки соединен с выходом первого элемента ИЛИ блока формировани  установочных сигналов, первый вход которого соединен с входом записи регистра адреса и выходом второго элемента ИЛИ блока формировани  установочных сигналов, первый , второй и третий входы которого соеди§ нены соответственно с выходами второго и третьего формирователей импульсов и пер (Л вого элемента И блока формировани  установочных сигналов, первый вход которого соединен с первым входом второго элемента И блока формировани  установочных сигналов и с выходом третьего элемента ИЛИ блока формировани  установочных сигналов, первый и второй входы которого соединены соответственно с выходами четвертого и п  того формирователей импульсов, входы кото;о со со рых соединены соответственно с выходом признака условного ветвлени  второго блока пам ти микропрограмм и с выходом элемента ИЛИ блока коммутации обращений, первый выход посто нной пам ти соединен с вторым входом первого элемента И блока формировани  установочных сигналов и через элемент НЕ блока формировани  установочных сигналов - с вторым входом второго элемента И блока формировани  установочных сигналов, выход которого соединен с первым входом четвертого элемента ИЛИ блока формировани  установочных сигналов, второй вход которого соединен с выходом щестого формировател  импульсов, выход четвертого элемента ИЛИ блока формировани  импульсов соединен с вторым входом

Description

первого элемента ИЛИ блока формировани  установочных сигналов и со счетным входом счетчика адреса, второй выход посто нной пам ти соединен с третьим входом блока элементов ИЛИ, вход чтени  посто нной пам ти соединен с выходом признака условного ветвлени  первого блока пам ти микропрограмм, i -и выход кода номера канала внешнего ежима синхронизации которого (где ,к) соединен с первым входом j-ro элемента И группы блока коммутации обращений, второй вход которого соединен с выходом триггера, информационный вход которого соединен с (к+1)-м выходом кода номера канала внешнего режима синхронизации первого блока пам ти микропрограмм, j-й выход кода номера канала внешнего режима синхронизации которого соединен CJ-M управл ющим входом каждого мультиплексора группы (где 1,п, Я1- количество управл юш,их входов у мультиплексоров ) , группа адресных входов посто нной пам ти  вл етс  группой входов логических условий устройства, вход второго формировател  импульсов соединен с выходом признака безусловного ветвлени  второго блока пам ти микропрограмм, вход третьего формировател  импульсов  вл етс  входом запуска устройства, вход шестого формировател  импульсов соединен с выходом признака линейной последовательности микрокоманд второго блока пам ти микропрограмм, выход признака режима которого соединен через элемент НЕ блока коммутации обращений с входом синхронизации триггера, вход установки в «О которого подключен к установочному входу устройства, выход i -го элемента И группы блока коммутации обрашений соединен со стробирующим входом i-ro мультиплексора группы, выход которого соединен с i -м входом элемента ИЛИ блока коммутации обращений, группа информационных входов i -го мультиплексора группы  вл етс  i -и группой входов внешних обращений устройства, выход кода микрооперации второго блока пам ти микропрограмм  вл етс  вторым управл ющим выходом устройства.

1

Изобретение относитс  к вычислительной технике, в частности к устройствам микропрограммного управлени , и может быть использовано при построении цифровых вычислительных машин и контроллеров внешних устройств, например, в телеметрических сейсморазведочных станци х.

Целью изобретени   вл етс  повышение быстродействи .

На фиг. 1 изображена структурна  схема предлагаемого устройства; на фиг. 2 - функциональна  схема блока формировани  установочных сигналов; на фиг. 3 - функциональна  схема блока коммутации обращений, на фиг. 4 - временна  диаграмма работы устройства; на фиг. 5 - формат микрокоманды; на фиг. 6 - таблица состо ний, управл ющих полей формата микрокоманды.

Устройство (фиг. 1) содержит счетчик 1 адреса, первый блок 2 пам ти микропрограмм , блок 3 формировани  установочных сигналов, второй блок 4 пам ти микропрограмм , блок 5 коммутации обращений, блок 6 элементов ИЛИ, коммутатор 7 адреса, установочный вход 8, вход 9 кода команды, первый 10 и второй 11 управл ющие выходы группу 12 входов логических условий, вход 13 запуска, группу 14 входов внешних обращений , выход 15 кода адреса первого блока пам ти микропрограммы, выход 16 признака начального адреса микропрограммы первого блока пам ти микропрограммы, выход 17 кода микрооперации первого блока пам ти

микропрограмм, выход 18 кода номера канала внещнего режима синхронизации первого блока пам ти микропрограмм, выход 19 признака условного действи  первого блока пам ти микропрограмм, выход 20 хода микрооперации второго блока пам ти микропрограмм , выход 21 признака режима второго блока пам ти микропрограммы, выход 22 признака условного вставлени  второго блока пам ти микропрограммы, выход 23 признака линейной последовательности микрокоманд блока пам ти микропрограмм и выход 24 признака безусловного ветвлени  второго блока пам ти микропрограмм.

Блок 3 формировани  установочных сигналов (фиг. 2) содержит посто нную пам ть 25, второй 26, третий 27, шестой 28, четвертый 29, п тый 30 и шестой 31 формирователи импульсов, второй 32, четвертый 33, третий 34 и первый 35 элементы ИЛИ, элемент НЕ 36, первый 37 и второй 38 элементы И и элемент 39 задержки.

Блок 5 коммутации обращений (фиг. 3) содержит группу мультиплексоров 40, группу элементов 41, элемент ИЛИ 42, элемент НЕ 43 и триггер 44.

На фиг. 4 представлена временна  диаграмма функционировани  блока 3 в различных режимах синхронизации устройства, при этом здесь приведены входные и выходные сигналы формирователей импульсов 26 -31. Обозначени  на временной диагра.мме

(B|-В) отвечают показанному режиму синхронизации:

В| - безусловному переходу;

82- запуску устройства;

83- переходу по линейной части микропрограммы;

84- условному переходу при невыполнении услови , т. е. при отсутствии активного кода внешних условий, поступающего на вход шифратора; BS - условному переходу при выполнеНИИ услови  (при активном коде внешних условий) на входах шифратора блока 3;

Вб - переходу по внешнему режиму синхронизации при невыполнении услови ;

В - переходу по внешнему режиму синхронизации при выполнении услови .

Обозначени  вых. 24, вых. ФИ 26, вх 13, вых. ФИ 27, вых. 23, вых. ФИ 28, вых 22, вых ФИ 29, вх. ФИ 30, вых. ФИ 30, 1 раз. бл. 25 вх. зап. бл. 1, вх. ЭЗ 35, вых. ЭЗ 35, вых. ФИ 31, сч. вх. бл. 1. соответствуют иллюстрации сигналов на выходе 24 блока 4 пам ти, выходе формировател  26 импульсов на входе 13, на выходе формировател  27 импульсов, на выходе 23 блока 4 пам ти, на выходе формировател  28 импульсов, на выходе 22 блока 4 пам ти, на выходе формировател  29 импульсов, на входе формировател  импульсов 30, на выходе формировател  30 импульсов, на выходе первого разр да пам ти 25, на входе записи счетчика 1, на входе элемента 35 задержки, на выходе элемента 35 задержки, на выходе формировател  31 импульсов, на счетном входе счетчика 1.

На фиг. 5 показан формат микрокоманды, в котором функциональные обозначени  полей соответствуют:

УО - включению начального адреса микропрограммы; У| - базовому адресу следующей микрокоманды;

У2 - функции управлени  внешними устройствами; УЗ - номеру канала внешнего режима

синхронизации;

У4 - условному ветвлению;

У5 - запуску внешних устройств; Уб - включению коммутатора обращений; УГ - запуску перехода по условному ветвлению; УЗ - запуску перехода по линейной части

микропрограммы;

УЭ - запуску безусловного перехода. Пол  формата микрокоманды УО-У4 соответствуют выходам блока 2 пам ти микропрограмм 15, 16, 17, 18, 19 и образуют «установочную часть микрокоманды; пол  YS-УЮ соответствуют выходам блока 4 пам ти микропрограмм 20, 21, 22, 23, 24 и образуют «исполнительную часть микрокоманды.

На фиг. 6 приведена таблица, отражающа  состо ни  управл ющих полей формата микрокоманды (фиг. 5), соответствующие различным режимам синхронизации устройства (В|-В). Обозначени  на фиг. 6 имеют следующие значени : а, р - состо ни  логических сигналов пол  микрокоманды в рабочем режиме; -п-разр дный код.

Активные состо ни  полей «исполнительной части микрокоманды (Уе-Уд) соответствуют низкому уровню выходного сигнала -«О, при этом на выходах разр дов блока 4 по вл етс  импульс отрицательной пол рности (фиг. 4) с длительностью, равной длительности микротактного импульса синхронизации .

Предлагаемое устройство работает следующим образом.

Начало работы устройства происходит после подачи на его вход 8 сигнала сброса, по переднему фронту которого производитс  обнуление счетчика 1 адреса, после чего его нулевой адрес определ ет по вление на выходах блоков 2 и 4 «исходной микрокоманды ,  вл ющейс  подготовительной перед переходом к начальному адресу микропрограммы . В «исходной микрокоманде выход 10 блока 2 (фиг. 5, УО) находитс  в состо нии логической единицы, как и выход 15 блока 2 (фиг. 5, У|), в то же врем  на выходе 19 блока 2 (фиг. 5, У4) присутствует логическа  единица (фиг. 6, режим Вг), это определ ет на всех выходах (кроме первого разр д пам ти 25) единичное состо ние, в результате чего на информационных входах счетчика 1 присутствует код, определ емый состо нием входов 9 устройства и соответствующий начальному адресу запускаемой микропрограммы. После прихода на вход 13 устройства импульса запуска на соответствующем выходе блока 3 формируетс  первый микротакт, по которому осуществл етс  занесение в счетчик 1 адреса микрокоманд начального адреса микропрограммы . На соответствующем выходе блока 3 формируетс  второй микротактный импульс (фиг. 4, В2), по вление которого с задержкой относительно первого микротакта обеспечивает считывание из блока 4 «исполнительной части текущей микрокоманды, обеспечивающей выполнение функций в соответствии с их назначением (фиг. 5). В случае, если в текущей микрокоманде предусмотрен внутренний режим синхронизации при переходе к следующей микрокоманде (В, Вз, В4, BS), то в соответствии с конкретным содержанием микрокоманды по вл етс  сигнал в одном из полей (фиг. 5, У, Ув, УЭ) , поступающий на один из входов блока 3, дл  последующего формировани  в нем первого и второго микротактных импульсов выполнени  следующей микрокоманды (фиг. 2, фиг. 4, Bi, Вз, 64, ВБ) , причем первый микротактный импульс по вл етс  на выходе элемента ИЛИ 32 либо

на выходе элемента ИЛИ 33 блока 3 и производит занесение в счетчик 1 нового адреса. Таким образом, цикл внутренней синхронизации устройства  вл етс  типовым с точки зрени  временной последовательности выполнени .

Двухтактный цикл выполнени  микрокоманды имеет известные скоростные преимущества перед многотактными, имеющими место в больщинстве устройств с щирокими возможност ми модификации адреса, к которым относитс  и данное устройство. В каждой микрокоманде, в зависимости от функционального содержани  полей {фиг. 5), возможно осуществление управлени  внещними устройствами.

Если в очередной микрокоманде предусмотрен переход к следующему адресу по внешнему режиму синхронизации, то в поле УЗ (фиг. 5) текущей микрокоманды по вл етс  код, разрешающий включение блока коммутации обращений. Так как в режиме внешней синхронизации отсутствуют все режимы внутренней синхронизации, то по второму микротакту не по вл етс  соответствующий внутреннему режиму импульс, в то же врем  происходит переход к внешнему режиму.

Устройство после включени  блока 5 сигналом на выходе 21 блока 4 пам ти из пол  Уб микрокоманды переходит в режим ожидани  обращений из скоммутированного канала, при этом в каждой позиции микропрограммы с учетом управл ющего алгоритма обслуживани  внешних устройств выбираетс  номер канала обращени , по которому происходит дальнейшее продолжение микропрограммы , причем выбираетс  номер канала внешнего устройства с наиболее длительным временем выполнени  заданной ему в данной микрокоманде функции, до тех пор устройство находитс  в фиксированном состо нии, в «ожидании внешнего синхроимпульса. При по влении обращени  из канала внешнего устройства импульсный сигнал попадает на вход формировател  30 импульсов, где происходит его дальнейшее формирование (фиг. 2, фиг. 4 Вб, В).

J5

,

сриг.5

ери г-6

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее счетчик адреса, первый блок памяти микропрограмм, блок формирования установочных сигналов, коммутатор адреса и блок элементов ИЛИ, причем выход блока элементов ИЛИ соединен с информационным входом счетчика адреса, информационный выход которого соединен с адресным входом первого блока памяти микропрограмм, выход блока элементов И соединен с первым входом блока элементов ИЛИ, второй вход которого соединен с выходом кода адреса первого блока памяти микропрограмм, установочный вход устройства соединен с входом установки в «0» счетчика адреса, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит второй блок памяти микропрограмм, блок коммутации обращений, содержащий группу мультиплексоров, где к— количество каналов внешнего режима синхронизации), группу элементов И, элемент НЕ, элемент ИЛИ и триггер, а блок формирования установочных сигналов содержит шесть формирователей импульсов, четыре элемента ИЛИ, два элемента И, элемент НЕ, элемент задержки и постоянную память, причем информационный вход коммутации адреса является входом кода коман- ды устройства, управляющий вход коммутатора адреса соединен с выходом признака начального адреса микропрограммы первого блока памяти микропрограмм, выход кода микрооперации которого является первым управляющим выходом устройства, выход регистра адреса соединен с адресным входом второго блока памяти микропрограмм, вход чтения которого соединен с выходом первого формирователя импульсов, вход которого через элемент задержки соединен с выходом первого элемента ИЛИ блока формирования установочных сигналов, первый вход которого соединен с входом записи регистра адреса и выходом второго элемента ИЛИ блока формирования установочных сигналов, первый, второй и третий входы которого соединены соответственно с выходами второго и третьего формирователей импульсов и первого элемента И блока формирования установочных сигналов, первый вход которого соединен с первым входом второго элемента И блока формирования установочных сигналов и с выходом третьего элемента ИЛИ блока формирования установочных сигналов, первый и второй входы которого соединены соответственно с выходами четвертого и пятого формирователей импульсов, входы которых соединены соответственно с выходом признака условного ветвления второго блока памяти микропрограмм и с выходом элемента ИЛИ блока коммутации обращений, первый выход постоянной памяти соединен с вторым входом первого элемента И блока формирования установочных сигналов и через элемент НЕ блока формирования установочных сигналов — с вторым входом второго элемента И блока формирования установочных сигналов, выход которого соединен с первым входом четвертого элемента ИЛИ блока формирования установочных сигналов, второй вход которого соединен с выходом шестого формирователя импульсов, выход четвертого элемента ИЛИ блока формирования импульсов соединен с вторым входом первого элемента ИЛИ блока формирования установочных сигналов и со счетным входом счетчика адреса, второй выход постоянной памяти соединен с третьим входом блока элементов ИЛИ, вход чтения постоянной памяти соединен с выходом признака условного ветвления первого блока памяти микропрограмм, i -й выход кода номера канала внешнего ^режима синхронизации которого (где 1=1,К) соединен с первым входом i-го элемента И группы блока коммутации обращений, второй вход которого соединен с выходом триггера, информационный вход которого соединен с (к—|-1)-м выходом кода номера канала внешнего режима синхронизации первого блока памяти микропрограмм, j-й выход кода номера канала внешнего режима синхронизации которого соединен cj'-m управляющим входом каждого мультиплексора группы (где =1,*п, «— количество управляющих входов у мультиплексоров) , группа адресных входов постоянной памяти является группой входов логических условий устройства, вход второго формиро вателя импульсов соединен с выходом признака безусловного ветвления второго блока памяти микропрограмм, вход третьего формирователя импульсов является входом запуска устройства, вход шестого формирователя импульсов соединен с выходом признака линейной последовательности микрокоманд второго блока памяти микропрограмм, выход признака режима которого соединен через элемент НЕ блока коммутации обращений с входом синхронизации триггера, вход установки в «О» которого подключен к установочному входу устройства, выход i -го элемента И группы блока коммутации обращений соединен со стробирующим входом ί-го мультиплексора группы, выход которого соединен с i -м входом элемента ИЛИ блока коммутации обращений, группа информационных входов 1 -го мультиплексора группы является 1 -й группой входов внешних обращений устройства, выход кода микрооперации второго блока памяти микропрограмм является вторым управляющим выходом устройства.