SU1145342A1 - Микропрограммное устройство управлени - Google Patents

Микропрограммное устройство управлени Download PDF

Info

Publication number
SU1145342A1
SU1145342A1 SU833676671A SU3676671A SU1145342A1 SU 1145342 A1 SU1145342 A1 SU 1145342A1 SU 833676671 A SU833676671 A SU 833676671A SU 3676671 A SU3676671 A SU 3676671A SU 1145342 A1 SU1145342 A1 SU 1145342A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
group
address
trigger
Prior art date
Application number
SU833676671A
Other languages
English (en)
Inventor
Ольга Владимировна Зайчикова
Вадим Дмитриевич Филатов
Original Assignee
Специальное Конструкторское Бюро Кишиневского Завода "Сигнал"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро Кишиневского Завода "Сигнал" filed Critical Специальное Конструкторское Бюро Кишиневского Завода "Сигнал"
Priority to SU833676671A priority Critical patent/SU1145342A1/ru
Application granted granted Critical
Publication of SU1145342A1 publication Critical patent/SU1145342A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

ШКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕМИЯ, содержащее блок формировани  адреса и блок пам ти микрокоманд , причем группа выходов блока формировани  адреса соединена с грзшпой адресных входов блока пам ти микрокоманд , перва  группа вьпсодов кода управлени  адресом которого соединена с группой входов управлени  адресом блока формировани  адреса, группа входов управлени  флажками которого соединена со второй группой выходов кода зправлени  адресом блока пам ти микрокоманд, группа выходов кода микрооперации которого  вл етс  группой выходов кода управлени  устройства , вход признака перехода блока формировани  адреса  вл етс  входом признака перехода устройства, вход синхронизации блока формировани  адреса  вл етс  входом синхронизации устройства, вход загрузки начального адреса блока формировани  адреса  вл етс  входом признака начала коман- ды устройства, группа входов кода %№,г; команды блока формировани  адреса  вл етс  группой входов кода команды устройства, отличающеес  тем, чго, с целью расширени  функциональных возможностей за счет реализации режима управлени  длительностью микроопераций, оно дополнительно содержит генератор тактовых импульсов, счетчик, два триггера, элемент НЕ и п ть элементов И-НЕ, причем вход запуска генератора тактовых импульсов соединен со входом злемента НЕ, со входом синхронизации первого триггера , с первым входом первого элемента И-НЕ и со входом синхронизации устройства, выход генератора тактовых импульсов соединен с первым вхо-. дом второго элемента И-НЕ, второй вход которого соединен с единичньи 1 выходом первого триггера, нулевой -выход которого соединен со вторым входом первого элемента И-НЕ,. выход которого соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом второго элемента И-НЕ и со счетньм входом счетчика, вход разрешени  записи которого соединен с выходом четвертого элемента И-НЕ, первый и второй входы которого соединены соответственно с выходом элемента НЕ и с первым выходом признака режима блока пам ти микрокоманд , второй выход признака режима которого соединен с информационным входом первого триггера, со входом установки в единицу второго триггера и с первым входом п того элемента И-НЕ, второй вход которого соединен со входом установки в ноль первого триггера, с третьим входом

Description

третьего элемента И-НЕ и с выходом второго триггера, вход установки в ноль которого  вл етс  выходом заема счетчика, группа информационных входов которого  вл етс  группой входов кода длительности шкpooпepaции
устройства, выход п того элемен та И-НЕ соединен со входом признака перехода блока формировани  адреса, выход третьего Элемента И-НЕ  вл етс  выходом синхронизации объекта управлени  устройства.
Изобретение о нЬситс  к автоматике и вычислительной технике и может быть использовано дл  управлени  сложными системами.
Известно микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистр адреса, блок проверки условий, генератор импульсов , делитель частоты, двоичньй счетчик, дешифратор, шифратор, элементы И, элемент ИШ ClНедостатком этого устройства  вл етс  низкое быстродействие при вьшолнении последовательности заранее заданного числа одинаковых микрокоманд
Наиболее близким к предлагаемому  вл етс  микропрограммное устройство управлени , содержащее блок формировани  адреса и блок пам ти микрокоманд , причем группа выходов блока формировани  адреса соединена с r iynпой адресных входов блока пам ти микрокоманд , перва  группа выходов кода управлени  адресом которого соединена с группой входов управлени  адресом блока формировани  адреса, группа входов управлени  флажками которого соединена со второй группой выходов кода управлени  адресом блока пам ти микрокоманд, группа выходов кода микрооперахщи которого  вл етс  группой выходов кода управлени  устройства, {вход признака перехода блока формировани  адреса  вл етс  входом признака перехода устройства, вход синхронизации блока формировани  адреса  вл етс  вxoдo f синхронизации устройства- , вход загрузки начального адреса блока формировани  адреса  вл етс  входом признака начала команды устройства , группа входов Лода команды блока формировани  адреса  вл етс  группой входов кода команды устройства .
Данное микропрограммное устройстtBO управлени  реализует микропрограммы , кажда  из которых представл ет собой последовательность микрокоманд, использующихс  дл  управлени  сопр гаемыми устройствами (например устройствами обработки данных, запоминающими устройствами ипи периферийными устройствами ЭВМ).
Дл  достижени  максимально высокого быстродействи  микропрограммное устройство управлени  и сопр гаемые устройства синхронизируютс  одним сигналом определенной частоты и длительности , определ ющим цикл выполнени  микрокоманды, причем по фронту сигнала синхронизации микропрограммным устройством управлени  формируетс  очередна  микрокоманда, вьтолн ема  сопр гаеми и устройствами по спаду сигнала синхронизации.
Раким образом, период следовани  импульсов синхронизации микропрограммного устройства управлени  и сопр гаемых устройств равен
де t
задержка сигнала на выходах
MVV микрокоманды микропрограммного устройства управлени  относительно фронта сигнала синхронизации;
tc. врем  выполнени  микрооперации сопр гаемь1ми устройствами 2.
При вьшолнении последовательности заранее заданного числа одинаковых микрокоманд, как и в любом другом случае, период следовани  импульсов синхронизации микропрограммного устройства управлени  включает в себ 
Однако при этом микропрогврем  t
MVi
раммное устройство управлени  должно лишь, поддерживать неизменной информа- цию уа выходах микрокоманды в течение определенного числа 1щклов (импульсов синхронизации) .. Таким образом , микропрограммное устройство управлени  при каждомвыполнении этой микрокома,нды, начина  со второго раза , затрачивает врем  на t, больше, чем необходимо дл  срабатывани  сопр гаемых устройств. Дл  этого необходимо , чтобы в микропрограммном устройстве управлени  был реализован режим управлени  длительностью микроопераций с соответствующим изменением временной-характеристики синхро сигналов дл  сопр гаемых устройств. В данном устройстве така  возможность отсутствует. Целью изобретени   вл етс  распш- рение функциональных возможностей за счет реализации режима управлени  длительностью микроопераций. Указанна  цель достигаетс  тем, что в микропрограммное устройство управлени , содержащее блок формировани  адреса и блок пам ти микрокома .нд, причем группа выходов блока формировани  адреса соединена с груп пой адресньгх входов блока пам ти мик рокомаид, перва  группа выходов кода управлени  адресом которого соединен с группой входов управлени  адресом бЪока формировани  адреса, группа входов управлени  флажками которого соединена со второй группой выходов кода управлени  адресом блока пам ти микрокоманд, группа выходов кода мик рооперации которого  вл етс  группой выходов кода управлени  устройства, вход признака перехода блока формировани  адреса  вл етс  входом признака перехода устройства, вход синхронизации блока формировани  адреса  вл етс  входом синхронизации устройства , вход загрузки начального адреса блока формировани  адреса  вл етс  входом признака начала команг ды устройства, группа входов кода команды блока формировани  адреса  в л етс  группой входов кода команды устройства, введены генератор тактовых импульсов, счетчик, два триггера , элеьюнт НЕ и п ть элементов И-НЕ причем вход запуска генератора такто вых импульсов соединен со входом элемента НЕ, с входом первогоэлемен та И-НЕ и со входом синхронизации устройства, выход генератора тактовых импульсов соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с единичным выходом первого триггера, нулевой выход которого соединен с вторым входом первого элемента И-НЕ, выход, которого соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом второго элемента И-НЕ и со счетньлм входом счетчика, вход разрешени  записи которого соединен с выходом чeтвepтo o элемента И-НЕ, первый и второй входы которого соединены соответственно с (выходом элемента НЕ и с первьм выходом признака режима блока пам ти микрокоманд , второй Аыход признака режима которого соединен с информационным входом первого триггера, с входом установки в единицу второго триггера и с первым входом п того элемента И-НЕ, второй вход которого соединен с входом установки в ноль первого триггера, с третьим входом третьего элемента И-НЕ и с выходом второго триггера, вход установки в ноль которого  вл етс  выходом заема счетчика, группа информационных входов которого  вл етс  группой входов кода длительности микрооперации устройства , выход п того элемента И-НЕ соединен со входрй.-приз нака перехода блока формировани  адреса, выход третьего элемента И-НЕ  вл етс  выходом синхронизации объекта управле- . ни  устройства. На фиг.1 изображена структурна  схема устройства на фиг.2 - временна  диаграмма работы. Устройство содержит блок 1 формировани  адреса, бпок 2 пам ти микро- команд, генератор 3 тактовых импульсов , элемент НЕ 4, первый триггер 5, второй 6, первый 7, третий 8 и четвертьй 9 элементы И-НЕ, счетчик 10, второй триггер 11, п тый элемент 12, вход 13 признака перехода , вход 14 синхронизации, группу 15 входов кода команды, группу 16 входов кода длительности микрооперации , группу 17 выходов кода управлени , первую 18 и вторую 19 группы кода управлени  адресом блока пам ти микрокоманде;, первь 20 и второй 21 выходы признака режима блока пам ти микрокоманд, выход 22 синхронизации объекта управлени  и вход 23 признака начала КОМАНДЫ. I . В качестве блока 1 формировани  адреса в данном устройстве применена БИС К589 HKOIj структурна  схема которой приведена в ZJ, Устройство работает в двух режимах о В первом режиме в исходном состо  нии в блоке 2 пам ти записаны мккрокоманды составл ющие реализуемые устройством микропрограммы,, в первый триггер 5 записан лог О, во второй триггер 11 - лог, t% счетчик 10 находитс  в режиме хранени  инфopмaJji;ии5 что определ етс  наличием лог, 1 на входе управлени  записью и на счетном входе. Наличие лог. 1 на входе управлени  записью обусловлено наличием лог О на выходе 21 ,блока паГЗдти .2, что вызывает по вление лог. 1 на выходе элемента И-НЕ 9. Лог. 1 на счетньй вход счетчика 10 поступает с выхода элемента 6s на другой вход которо ,го поступает лог« О с единичного вькода первого триггера 5, Б таком режиме на выходе заема счетчика 10 присутствует лог. 1.- В первом режиме устройство работает аналогично прототипу. йачальньй адрес микpoпpoгpa   Ы5 представл ющий собой адрес перврй ее микрокоманды, поступает на группу 15 входов устройства. Дл  загрузки начального адреса на входе 23 уст ройства устанавливаетс  лог. 1 и по фронту сигнала синхронизации, поступающего на вход 14 устройстваS блок 1 формирует на своих выходах адрес соответствующей  чейки блока 2 пам ти, при этом функции переходов по входам управле.ни  адресом следующей леткрокоманды блока микропрограммного управлени  1 блокируютс  C2J После загрузки начального адреса на входе 23 устройства устанавливаетс  лог, 1 разблокируйщий функции переходов по входам управлени  адресом следующей микрокоманды блока 1„ Дл  работы в первом режиме необхо димо , чтобы при считывании информадни из блока 2 пам ти на его выходе 20 присутствовал лог. О, который поступает на вход элемента И-НЕ 12 с открытым коллектором, устанавлива  н -его выходе лог. 1% котора  поступа ет на вход признака переходов блока формировани  адреса блока 1 (т.е. на вход 13 устройства)э состо ние которого в этом случае определ етс  сигналами , подаваемыми на него от сопр гаемых устройств. Также лог. О выхода 20 блока 2 пам ти поступает на информационный вход первого триггера 5 и на вход установки в единицу второго триггера 11 не измен   их исходнь Х состо ний. Лог. О., поступающий с единичного вьгхода первого триггера 5 на вход элемента И-НЕ 6 запрещает прохождение через него сигнала с выхода генератора 3, устанавлива - на выходе элемента И-НЕ 6 лог. котора  поступает на вход элемента И-НЕ 8 и на, счетный вход счетчика 10 на выходе заема которого присутствует лог, 1. Одновременно лог. 1, поступающа  с нулевого выхода первого триггера 5 на вxoд элемента Й-ПЕ 7, и лог. поступающа  с выхода второго триггера 11 на вход элемента И-НЕ 8, разрешают прохо5кдение сигнала синхронизации со входа 14.устройства на выход 22 устройства . При поступ-пении на вход 14 устройства следующего импульса синхронизаг и по его фронту блок 1 в соответствии с сигналаг-Шг поступающими с группы 18 выходов блока 2 пам ти на входы управлени  адресом и с сигнах1а 4и, поступающи1«и на вход признака перехода и входы кода команды блока 1,) формирует на выходах адрес следующей  -жрокоманды, записанной в блок .2 пам ти. При. этом дл  вычислени  адреса каждой следуюа ей микрокоманды блоком 1 может реализовыватьс  люба  функци  переходов Г2 в зависимости от состо ни  первой 18 и второй 19 групп выходов блока 2 пам ти. Если при считывании новой информации из блока 2 пам ти на его выходе 20 присутствует лог,О, то устройство продолжает работать в первом режиме аналогично b Если лее на выходе 20 блока 2 пам ти устанавливаетс  лог о 1э то устройство переходит во второй режимо Дл  работы во втором режиме необходимо , чтобы в счетчике 10 бьш записан код длительности вьтолнени  одной микрокоманды. Запись информации в счетчик 10 производитс  в первом режиме во врам  вьтапнени  одной из микрокоманд,, предшествукндих старому режиму, и поэтому не требует дополнительНЬЕХ затрат времени. Дл  записи информации в счетчик 10 необходимо„ чтобы при считывании информации из блока 2 пам ти на его выходе 1 установилась лог.М, котора  поступает на вход элемента И-НЕ 9. При поступ . лении на другой вход элемента И-НЕ 9 проинвертированного элементом НЕ 4 сигнала синхронизации, на выходе элемента И-НЕ 9 по вл етс  импульс отрицательной пол рности, поступаюсци на вход управлени  записью счетчика 10. При этом происходит запись в счетчик 10 информации, поступающей н его информационные входы с группы 16 входов устройства. При работе во втором режиме сопр  гаемые устройства, св занные со входом 13 устройства, должны находитьс  в состо нии лог. 1. При этом состо  ние входа признака перехода блока 1 определ етс  сигналами, подаваемыми на него с выхода элемента И-НЕ t2. При считывании информации из блока 2 пам ти на его выходе 20 устанавливаетс  лог. 1, на выходе 21 - лог. О, а на группе 18 выходов блока 2 пам ти устанавливаетс  код функции перехода по содержимому .триггера. Лог. О с выхода 21 блока 2 пам ти поступает на вход элемента И-НЕ 9, устанавлива  на его выходе лог.1, котора  поступает на вход управлени  записью счетчика 10. Лог. 1 с выхода 20 блока 2 пам ти поступает на информационный вход первого триггера 5 и на вход установки в единицу второго триггера 11, не измен   его состо ни , и на вход элемента И-НЕ 12 устанавлива  на его выходе лог.О, поступакиций на вход признака перехода блока 1. По фронту импульса синхронизации , поступающего на вход синхронизации первого триггера 5, в него записываетс  лог.М. Лог. О с нулевого выхода первого, триггера 5 поступает на вход элемента И-НЕ 7 и запрещает прохождение через него сиг нала синхронизации, поступающего на вход 14 устройства, устанавлива  на выходе элемента И-НЕ 8 лог.М. Одно временно лог 1, поступающа  с единичного выхода первого триггера 5 на вход элемента И-НЕ 6, и лог.1., поступающа  с вьгхода второго триггера 11 на вход элемента И-НЕ 8, разрешают прохождение сигнала с выхода гене ратора 3 на выход 22 устройства. Сиг нал с выхода элемента И-НЕ 6, представл кщий собой проинвертированкый 11 2- - 8сигнал с выхода генератора 3, поступает на счетный вход счетчика 10. По фронту каждого импульса, поступающего на счетньй вход счетчика 10, его содержимое уменьшаетс  на единицу . После поступлени  на счетный вход счетчика 10 числа импульсов, соответствующего записанно г в него числу, его содержимое становитс  равным нулю, и на его выходе заема формируетс  импульс отрицательной пол рности , который поступает на вход установки в ноль второго триггера 11, записыва  в него лог. О. Лог. О с выхода второго триггера 11 поступает на установочный вход первого триггерй 5, на вход элемента И-НЕ и на вход элемента И-НЕ 12. При этом на выходе элемента И-НЕ 8,  вл гадимс  выходом 22 устройства, устанавливаетс  лог. 1, на выходе элемента И-НЕ 12 устанавливаетс  лог. 1, а первый триггер 5 устанавливаетс  в лог. О. Лог.О с единичного выхода первого триггера 5 поступает на вход элемента И-НЕ 6, устанавлива  на его выходе лог. 1, котора  поступает на счетный вход счетчика10 и переводит его в режим хранени  информации . По фронту следующего импульоа синхронизации, поступающего на вход 14 устройства, блок 1 в соответствии с сигналами, поступающими с группы выходов блока 2 пам ти на входы управлени  адресомблока 1 и представл кхцими собой код функции перехода по состо нию триггера Ф (внутренний триггер блока 1), и с сигнаперехода блока 1, формирует на своих выходах адрес следующей микрокоманды . Причем, если на выходе элемента И-НЕ 12, а следовательно, и на входе признака перехода блока 1 установлен лог. о, т.е. содержимЬе счетчика 10 не равно нулю, то на выходах блоки 1 сохран етс  предьщущее состо ние, т.е. при выполнении функ- . ции перехода по :состо нию триггера Ф происходит переход к тому же самому адресу, и устройство продолжает работать во втором режиме, управл   длительностью выполнени  микрокоманд, аналогично описанному выше. Если зке на входе признака перехода блока 1 присутствует лог. 1, то на его выходах по функции переходов по состо нию триггера Ф формируетс  адрес следующей микрокоманды, представл51ю9 ,11 пщй собой адрес предьщущей микрокоманды , увеличенньй на единицу. При считывании информации из блока 2 пам ти на его выходе 20 устанавливаетс  лог. О, поступающий на вход элемента И-НЕ 12 (с открытым коллектором ), устанавлива  на его выходе лог. 1. Также лог.О с выхода 20 блока 2 пам ти поступает на вход установки в единицу второго триггера 11, записыва  в него лог. 1 и на информационный вход первого триггера 5, не измен   его состо ни , т.е. устройство переходит в первый режим и работает аналогично. Таким образом, в первом режиме на выходе 22 устройства фор мируетс  сигнал той же частоты, что и сигнал поступающий на вход 14 устройства. Во втором режиме на выходе 22 устрой ства формируетс  сигнал, частота которого равна частоте, вырабатьшаемой генератором 3. Продолжительность работы устройства во втором режиме, т.е. число импульсов, вырабатываемых при этом на выходе синхронизации 23 устройства, определ етс  числом, записанным в счетчик 10, т.е. кодом длительности выполнени  микрокоманд. Это число может записыватьс  в счет чик 10 как из coпp гae шx устройств (периферийных устройств ЭВМ, внешних запоминающих устройств), так и из блока 2 пам ти,, дл  чего в последнем могут вьщел тьс  дополнительные разр ды. Таким образом, в предложенном устройстве реализован режим управлени  Длительностью микроопераций с соответствующим изменением временной характеристики Синхросигналов дл  / сопр гаемых устройств, что свидетельствует о более широких функциональных возможност х данного устройства в сравнении с устройством-прототипом .
Rxod H
П устройства
11
Выход ггиератора
IJTflT JlJir ЛЛJlПJUIГlГlГ ЛЛЛГ
Выход 2Ъ устройства
ЬГиШПЛЛАГ
гг
tf
IT
tN-1
{ji.2

Claims (1)

  1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок формирования адреса и блок памяти микрокоманд, причем группа выходов блока формирования адреса соединена с группой адресных входов блока памяти микрокоманд, первая группа выходов кода управления адресом которого соединена с группой входов управления адресом блока формирования адреса, группа входов управления флажками которого соединена со второй группой выходов кода управления адресом блока памяти микрокоманд, группа выходов кода микрооперации которого является группой выходов кода управления устройства, вход признака перехода блока формирования адреса является входом признака перехода устройства, вход синхронизации блока формирования адреса является входом синхронизации устройства, вход загрузки начального адреса блока формирования адреса является входом признака начала коман- ды устройства, группа входов кода команды блока формирования адреса является группой входов кода команды устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет реали зации режима управления длительностью микроопераций, оно дополнительно содержит генератор тактовых импульсов, счетчик, два триггера, элемент НЕ и пять элементов И-НЕ, причем вход за пуска генератора тактовых импульсов соединен со входом элемента НЕ, со входом синхронизации первого тригге ра, с первым входом первого элемен та И-НЕ и со входом синхронизации устройства, выход генератора тактовых импульсов соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с единичным ! выходом первого триггера, нулевой 1 выход которого соединен со вторым входом первого элемента И-НЕ, выход которого соединен с первым входом третьего элемента И—НЕ, второй вход которого соединен с выходом второго элемента И-НЕ и со счетным входом счетчика, вход разрешения записи которого соединен с выходом четвертого элемента И-НЕ, первый и второй входы теш которого соединены соответственно с выходом элемента НЕ и с первым выходом признака режима блока памяти микрокоманд, второй выход признака режима которого соединен с информаци онным входом первого триггера, со входом установки в единицу второго триггера и с первым входом пятого элемента И-НЕ, второй вход которого соединен со входом установки в ноль первого триггера, с третьим входом третьего элемента И-НЕ и с выходом второго триггера, вход установки в ноль которого является выходом заема счетчика, группа информационных входов которого является группой входов кода длительности микрооперации » устройства, выход пятого элемента И-НЕ соединен со входом признака •4 перехода блока формирования адреса, выход третьего элемента И-НЕ является выходом синхронизации объекта управления устройства.
SU833676671A 1983-12-21 1983-12-21 Микропрограммное устройство управлени SU1145342A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833676671A SU1145342A1 (ru) 1983-12-21 1983-12-21 Микропрограммное устройство управлени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833676671A SU1145342A1 (ru) 1983-12-21 1983-12-21 Микропрограммное устройство управлени

Publications (1)

Publication Number Publication Date
SU1145342A1 true SU1145342A1 (ru) 1985-03-15

Family

ID=21094390

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833676671A SU1145342A1 (ru) 1983-12-21 1983-12-21 Микропрограммное устройство управлени

Country Status (1)

Country Link
SU (1) SU1145342A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 640294, кл. G 06 F 9/22, 1976. 2. Березенко А,И., Кор гин Л.И., Назарь н Д.Р,.Микропроцессорные комплекты повышенного быстродействи . М., Радио и св зь, 1981, с. 20-24, 85, рис.496 (прототип). *

Similar Documents

Publication Publication Date Title
JPH04319693A (ja) タイマ入力制御回路及びカウンタ制御回路
US3739345A (en) Multiple execute instruction apparatus
SU1145342A1 (ru) Микропрограммное устройство управлени
JPS6316711A (ja) タイミング装置
SU1179337A1 (ru) Микропрограммное устройство управлени
SU1332318A1 (ru) Многотактное микропрограммное устройство управлени
SU970367A1 (ru) Микропрограммное управл ющее устройство
SU1293729A1 (ru) Микропрограммное устройство управлени
SU1159020A1 (ru) Микропрограммное устройство управлени (его варианты)
SU1429114A1 (ru) Микропрограммное устройство управлени
SU1410038A1 (ru) Устройство дл отладки программ
SU1213480A1 (ru) Устройство дл контрол микропроцессорной системы
SU1142833A1 (ru) Микропрограммное устройство управлени
SU1509889A1 (ru) Микропрограммное устройство управлени
SU1176328A1 (ru) Микропрограммное устройство управлени
SU1345182A1 (ru) Устройство дл ввода информации
SU1203692A2 (ru) Устройство дл подавлени помех
SU1037263A1 (ru) Микропроцессор
SU1136160A1 (ru) Нанопрограммное устройство управлени
SU1397908A1 (ru) Микропрограммное устройство управлени
SU1376084A1 (ru) Микропрограммное устройство управлени
SU1249514A1 (ru) Устройство дл управлени прерывани ми
SU1256025A1 (ru) Мультимикропрограммное устройство управлени
SU1647519A1 (ru) Модульное устройство дл программного управлени и контрол
SU1168945A1 (ru) Устройство дл прерывани программ