SU1151963A1 - Многотактное микропрограммное устройство управлени - Google Patents

Abstract

МНОГОТАКТНОЕ МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, счетчик, генератор тактовых импульсов , первую группу триггеров, группу дешифраторов, первую группу элементов ИЛИ, дешифратор, первый элемент И и элемент задержки, причем выход регистра адреса соединен с адресньм входом блока пам ти микрокоманд, выход которого соединен с информационньм входом регистра микрокоманд, группы выходов кодов змикроопераций которого соединены с соответствующими группами входов депшфраторов группы, выходы которых соединены с соответствующими входами m элементов ИЛИ первой группы, выходы которых соединены с информационными входами триггеров первой группы, нулевые выходы которых соединены с входами первого элемента И, выход счетчика соединен с входом дешифратора, fh выходов которого (т 1,2,..., где т- количество многоТактных микроопераций) соединены с входами установки в О соответствующих m триггеров первой группы, отличающеес  тем, что, с целью расширени  области применени  за счет реализации алгоритмов с произвольными точками начала и конца микроопераций , оЛо дополнительно содержит вторую группу триггеров, группу элементов И, вторую группу элементов ИЛИ, коммутатор, мультиплексор, триггер пуска, второй элемент И, первый и второй элементы ИЛИ и одновибратор , причем вход пуска устройства соединен с первым входом kn первого элемента ИЛИ и с входом элемента задержки, выход которого соединен с первым входом второго элемента ИЛИ и с входом установки в 1 триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, выход которого соединен с пр мым входе второго элемента И, СД инверсный вход которого соединен с выходом одновибратора, с входом ус тановки в О счетчика, с входом синхронизации регистра микрокоманд и с вторив входом первого элемента ИЛИ, выход которого соединен с входом синхронизации регистра адреса, информационный вход которого соединен с выходом коммутатора, перва  группа информационных входов которого  вл етс  группой входов кода команды устройства, Сп-t) информационных входов второй группы коммутатора (,2,..., где I) - разр дности, адреса блока пам ти микрокоманд) соединены с (п-1) выходами немодифи

Description

цируемых разр дов адреса регистра микрокоманд, выход модифицируемого разр да адреса которого соединен с первым информационньх входом группы мультиплексора, остальные информационные входы груйпы которого  вл ютс  входами логических условий группы устройства, вюсод кода анализируемых логических условий регистра микрокоманд соединен с управл ющим входом мультиплексора, выход которого соединен с И -м информационным входом второй группы ктадаутатора управл ющий вход которого соединен с выходом признака конца команд регистра микрокомаад и  вл етс  выходом индикации конца кшандм устройства , выход признака конца работы регистра микрокоманд соедииен с входом установки в триггера пуска и  вл етс  выходе индикадаи конца работы устройства, га выходов дешифратора соединены с входами уста НОНКИ в О соответствующих m триггеров второй группы, нулевые выходы которых соединены с первыми входами

; соответствующих т элементов И группы , вторые входы которых соединены

с единичными выходами соответствую .щих m триггеров первой группы, входы синхронизации которых соединены с входами синхронизации m триггеров второй группы и с (гп+1)-м выходом дешифратора, выход первого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входом одновибратора, выход второго элемента И соединен со счетным входом счетчика, выходы группы дешифраторов соединены с третьими входами соответствуннцих элементов И группы, выходы которых  вл ютс  управл ювщми выходами группы устрой .ства.

Изобретение относ тс  к вычислительной технике и кожет быть использовано при построении ьикропррграммируемых контроллеров дл  АСУ технологическими процессами,

Известны многотактные микропрограммные устройства управлени , содержащие блок пам ти, регистр адреса , регистр микрокоманд, дешифраторы , логические элемента И, ИШЩиГз.

В этик устройствах реализуетс  принцип нанопрограммйровани , представл ющего собой уровень микропрограммного управлени , допгускающий задание временной последовательности управл ющих сигналов (наноопер aцvIй),

Недостатками указаннад устройств  вл ютс  низка  экономичность, обусловленна  разнотийным форматом однотактных м многотактньк микрокоманд, и узка  область применени , вызванна  ограниченной йшенклатурой процедур нанопрогра1 йрованй .

Наиболее близким к предлагаемому  вл етс  многотактное микропрограммное Устройство управлени , содержащее блок пам ти, регистры адреса и микрокоманд, счетчик, генератор

импульсов, группу триггеров, группу дешифраторов, дешифратор, группу элементов ИЛИ, элемент И, элемент задержки, причем выход генератора импульсов  вл етс  тактовьм выходом устройства и соединен со счетным входом счетчика, выходы которого соединены с входами дешифратора,выходы которого соединены с нулевыми входами группы триггеров, выходы группы дешифраторов  вл ютс  информационными выходами устройства и сое динены с соответствующими входами грутнш элементов ИЛИ, выходаг которых соединены с единичнымивходами грзшпы триггеров, выходы которых соединены с входами элемента И, выход которого соединен с входом регистра адаеса, а через элемент задержки с нулевьм входом счетчика, выход регистра адреса соединен с входом пам ти, выход которого соединен с входом регистра микрокоманд, выходы которого соединены с входами группы дешифраторов Ез1.

Недостатком известного устройства  йл етс  узка  область применени , обусловленна  тем, что в указанном , устройстве невозможно в пределах од-j микротакта реализовать набор микро (нано) операций,, имеющих различные моменты начала и конца формировани  управл ющих сигналов.. В данном устройстве микротакт, а соответственно и микрокоманда, заканчива ютс  одновременно с окончанием самой дпинной микрооперации. Это обсто тельство существенно сужает область применени  устройства в качестве контроллера АСУТП, в которых требует с  реализовать сложные многотактные алгоритмы управлени , что обусловлено следующими причинами: при реализа ции алгоритмов, содержащих управл ющие сигналы различной длительности, длина микротакта должна выбиратьс  исход  из дпительности самого короткого сигнала, действующего в его пре делах. Это приводит к значительному увепичению числа микрокоманд, хранимых в блоке пам ти, а в конечном ито ге - к снижению надежности устройства . Количественное увеличение числа микрокоманд оцениваетс  выражением . (щ+1с;), (1) где nj и К; - число различных начал и концов управл ющих сигналов в микрокоманде , М; , N - число микрокоманд. Снижение надежности устройства происходит в этом случае также и вследствие увеличени  веро тности сбо  в св зи с ростом частоты обраще ни  к блоку пам ти. .. 1®° пропорционально росту числа микрокоманд ( а следовательно, и обращений к блоку пам ти): сггн еь N При выполнении алгоритмов, содержащих .управл кнцие сигналы, длительность которых приближаетс  к времени считывани  информации из блока пам ти , использование известного устройства становитс  невозможным в силу реальных технических ограничений по быстродействию. Таким образом, вследствие рассмотренных причин известное устройство имеет ограниченную область применени  в АСУТП, в которых реализуютс  алгоритмы управлени  рассмотренного класса. Цель изобретени  - расширение области применени  за счет реализации алгоритмов с произвольными точками начала и конца микроопераций. Поставленна  цель достигаетс  тем, что в многотактное микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, счетчик, генератор тактовых импульсов , первую группу триггеров, груп„у дешифраторов, первую группу элементов ИЛИ, дешифратор, первый эле„ент И и элемент задержки, причем выход регистра, адреса соединен с адресным входом блока пам ти микрокоманд , выход которого соединен с информационньм входом регистра микрокоманд , группы выходов кодов микроопераций которого соединены с соответствующими группами входо13 дешифраторов группы, выходы которых соединены с соответствуюй мн входами m элементов ИЛИ первой группы, выхолы которых соединены с информационными входами триггеров первой группы, нулевые выходы которых соединены с входаьй первого элемента И,выход счетчика соединен с входом дешифратора, m выходов которого (,2,..., где m - количество многотактных микроопераций) соединены с входами установки в О соответствующих m триггеров первой группы введены втора  группа триггеров, группа элементов И, втора  группа элементов ИЛИ, коммутатор, мультиппексор , триггер пуска, ВТОРОЙ элемент И, первый и второй элементы ИЛИ и одновибратор, причем вход пуска устройства соединен с первьм входом первого элемента ИЛИ ис входом элемента задержки выход которого соединен с первьм входом второго элемента ИЛИ и с входом установки в t триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, выход которого соединен с пр мым входом второго элемента И, инверсный вход кото рого соединен с выходом одновибратора , с входом установки в О счетчика , с входом синхронизации регистра микрок 1анд и с вторым входом первого элемента ШШ« выход которого соединен с входом синхронизаищ регистра адреса, информационный вход которого соединен с выходом к 1мутатора, перва  группа информационных входов которого  вл етс  группой входов кода команды устройства , (п-1) информационных входов второй группы коммутатора (п , где п - разр дность адреса блока пам ти микрокоманд).соединены с (ц-1) выходами немодифицируемьк разр дов адреса регистра й1крокоманд, выход модифии.ируемого разр да адреса которого соединен с первым информахщонньм входом группы мультиплексо ра, остальные инфорч ационные входы группы которого  вл ютс  входами логических условий группы устройства выход кода анализируемых логических условий регистра микрокоманд соединен с управл кдцим входом мультиплексора , выход которого соединен с п -м информационным входом второй группы коммутатора, управл кщнй вход которого соединен с выходом признака конца команда регистра микрокоманд и  вл етс  выходом индикации конца команды устройства, выход признака конца работы регистра микрокоманд с входом установки в О триггера пуска и  вл етс  выходом индикации конца работы устройства, m выходов дешифратора соединены с входами уста новки в О соответствующих rti триг геров второй группы, нулевые выходы которых соединены с первыми входами соответствую Ч сс- m элементов И груп пы, вторые входы которых соединены с единичными выходами соответствующих m триггеров первой группы, входы синхронизации которых соединены с входами синхрониза1щн tn триггеров второй групгаы и с ()-м выходом дешифратора, выход первого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соедине с входом одновибратора, выход второго элемента И соеданен со счетным : входом счетчика, выходы группы дешиф раторов соединены с третьими входами соответствующих элементов И группы, выходы которьк  вл ютс  управлшощими выходами группы устройства, Введение коммутатора и мультиплексора и обусловленных ими св зей позвол ет управл ть передачей и модификацией адреса. Введение первого и второго элементов ИЛИ, второго элемента И и одновибратора и обусловленных ими св зей позвол ет управл ть записью информации в регистры адреса и микрокоманд и счетчиком. Введение триггера пуска и новых св зей элемента задержки дает возможность управл ть пуском генератора импульсов и формировать сигнал первоначального занесени  информации в регистры адреса и микрокоманд. На фиг.1 приведена функциональна  схема предлагаемого устройства; на фиг.2 - временные диаграммы работы устройства. Функциональна  схема многотактного микропрограммного устройства управлени  (фиг.1) содержит блок 1 пам ти микрокоманд, регистр 2 адреса , регистр 3 микрокоманд, счетчик 4, дешифратор 5, группу дешифраторов 6 ,... ,6е, мультиплексор 7, ко Фгутатор 8, генератор 9 тактовых импульсов, триггер 10 пуска, вторую группу триггеров 11 , ..., 11f, (начала микроопераций), первую группу триггеров 12,...,12)с (конца микроопераций ), группу 13 элементов И, второй элемент И 14, первый элемент И 15,вторую 16,...,16п и первую 17,...,17к группы элементов ШШ, первый элемент ИЛИ 18, второй элемент ИЛИ 19, одновибратор 20, элемент 21 задержки, группу 22 входов кода команды, группу 23 входов логических условий, вход 24 пуска, группу 25 кода анализируемых логических условий регистра микрокоманд, выход 26 модифицируемого разр да адреса регистра микрокоманд, группу 27 выходов немодифицнруемых разр дов адреса регистра микрокоманд, группы 28g выходов кодов микроопераций регистра микрокоманд, выход 29 признака конца команды регистра микрокоманд , выход 30 признака конца работы perHCTjpa микрокоманд и группу 31 управл ющих выходов. Предлагаемое устройство работает следующим образом. I В исходном состо нии элементы пам ти наход тс  в О, на выходе 29 регистра 3 имеет место логическа  1. После прихода кода адреса на группу 22 входов подаетс  командй Пуск на вход 24, котора  представл ет собой единичный импульс. По заднему фронту этого импульса происходит запись кода операции (начального адреса) в регистр 2,. Задержанный на величину ьз элемен том 21 задержки импульс пуска переводит триггер 10 пуска в единичное состо ние. Единичный сигнал с выхода триггера 10 разрешает формирование тактовых импульсов генератору 9 тактовых импульсов. Одновременно по сигналу на выходе элемента ИЛИ 19 одновибратор 20 формирует единичный сигнал, который запрещает подачу импульсов с выхода генератора 9 тактовых импульсов на счетчик 4. Кроме того, по переднему фронту импульса на выходе одновий атора 20 происходит считывание микрокоманды из блока 1 пам ти в регистр микрокоманд. Микрокоманда считываетс  по адресу, записанному в регист ре 2. Врем  формировани  импульса на выходе одновибратора 20 определ етс  временем формировани  адреса очередной микрокоманды. Последнее состоит из времени проверки логического услови  и модификации мпадшего разр да адреса.мультиплексором 7 и времени коммутации адреса коммутатором 8. В течение этого импульса также осуществл етс  дешифраци  кодов микроопераций, поступающих с групп 28 ,... ,28g входов регистра 3, дешифраторами 6,...,6е. По заднему фронту импульса на выходе одновибратора 20 осуществл етс  запись адреса очередной микрокоманды в регистр 2. Одновременно открываетс  элемент И 14 и разрешает поступление сигналов с выхода генератора 9 такто вых импульсов на счетный вход счетчи ка. Каждый выход дешифраторов 6|,.,, 6j соответствует одной мик1}ооперации Если данна  микроопераци  начинаетс  после i -го нанотакта и прекращаетс  после 1 -го нанотакта внутри микротакта , то вькод дешифратора, соотве ствующ 1й данной микрооперации, соединен через один из элементов ИЛИ 16группы с информационным входом триггера начала группы 11 триггеров обнул емого после i -го нанотакта, а через один из элементов ИЛИ групп 17- с информационным входом тригге ра конца группы 12 триггеров, обнул емого после i -го нанотакта. Нулево выход триггера начала и единичный выход триггера конца подключены к 638 соответствующему элементу И 13, со ответствуювдего-данной микрооперации. Первый импульс генератора 9 тактовых импульсов возбуждает первый выход дешифратора 6. Данный сигнал переводит триггеры группы 11 и 12jHa информационные входы которых подаетс  единичный сигнал, в единичное состо ние . В дальнейшем осуществл етс  последовательное обнуление данных триггеров и формирование выходных сигналов в данном микротакте. После обнулени  последнего триггера конца группы 12 триггеров на выходе элемента И 15 формируетс  перепад О в 1 . По этому перепаду одновибратор 20 формирует единичный импульс. Он закрывает элемент И 14, прекращает подачу импульсов с выхода генератора 9 тактовых импульсов на вход счетчика 4. Кроме того, данный импульс обнул ет счетчик 4, разрешает считывание очередной микрокоманды из блока 1 пам ти микрокоманд в регистр 3, Считывание происходит по адресу, записанному в регистре 2. В дальнейшем работа устройства повтор етс . Расширение области применени  при использовании предлагаемого устройства количественно может быть оценено через снижение суммарного числа микрокоманд, необходимого дл  реализации заданного алгоритма управлени , что в cfeoro очередь приводит к уменьшению объема пам ти, повышению надежности устройства, Относительное уменьшение требуемо го числа микрокоманд с учетом фор- мулы (1) может быть определено выражением: , ,2:(ni + k;VN .(00% прип, k; 0,01.W8N(0,02N-1) 100% при N л 80-100 8N 160-200%, Кроме того, расширение области применени  достигаетс  за счет существенного снижени  ограничений требований к минимальной дпине управл ющих сигналов, поскольку в этом случае она определ етс  только частэтой генератора, а не временем об- ращени  к блоку пам ти. Указанное об сто тельство способствует расшире91

НИК).области применени  устройства и благодар  повьшению точности фор шpoвaни  микропрограмм, поскольку она определ етс  в предлагаемом устройстве в основном стабильностью генератора импульсов и незначительно зависит от разброса параметров блока пам ти.

15196310

Таким .образом, предлагаемое уст , ройство имеет более широкую область применени , поскольку может в отличие от известного устройства примен тьс  в качестве контроллера АСУ ТП, реализующего сложные алгоритмы управлени  с управл ющими сигналами различной длительности.

Claims (1)

1. МНОГОТАКТНОЕ МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, регистр адреса, регистр микрокоманд, счетчик, генератор тактовых импульсов, первую группу триггеров, группу дешифраторов, первую группу элементов ИЛИ, дешифратор, первый элемент И и элемент задержки, причем выход регистра адреса соединен с адресньм входом блока памяти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, группы выходов кодов .микроопераций которого соединены с соответствующими группами входов дешифраторов группы, выходы которых соединены с соответствующими входами m элементов ИЛИ первой группы, выходы которых соединены с информационными входами триггеров первой группы, нулевые выходы которых соединены с входами первого элемента И, выход счетчика соединен с входом дешифратора, fh выходов которого (т=1,2,..., где т- количество многотактных микроопераций) соединены с входами установки в 0 соответствующих m триггеров первой группы, отличающе еся тем, что, с целью расширения области применения за счет реализации алгоритмов с произвольными точками начала и конца микроопераций, оНо дополнительно содержит вторую группу триггеров, группу элементов И, вторую группу элементов

   ИЛИ, коммутатор, мультиплексор, триггер пуска, второй элемент И, первый и второй элементы ИЛИ и одновибратор, причем вход пуска устройства соединен с первым входом первого элемента ИЛИ и с входом элемента задержки, выход которого соединен с первым входом второго элемента ИЛИ и с входом установки в 'Ί” триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, выход которого соединен с прямым входом второго элемента И, инверсный вход которого соединен с выходом одновибратора, с входом установки в 0 счетчика, с входом синхронизации регистра микрокоманд и с вторьм входом первого элемента ИЛИ, выход которого соединен с входом синхронизации регистра адреса, информационный вход которого соединен с выходом коммутатора, первая группа информационных входов кото- рого является группой входов кода команды устройства, (п-1) информационных входов второй группы коммутатора (п=1,2,..., где η - разрядность^ адреса блока памяти микрокоманд) соединены с (п-1) выходами немодифицируемых разрядов адреса регистра микрокоманд, выход модифицируемого разряда адреса которого соединен с первым информационные входом группы мультиплексора, остальные информационные входы группы которого являются входами логических условий группы устройства, выход кода анализируемых логических условий регистра микрокоманд соединен с управляющим входом мультиплексора, выход которого соединен с η -м информационным входом второй группы коммутатора. управляющий вход которого соединен с выходом признака конца команды регистра микрокоманд й является выходом индикации конца команды устройства, выход признака конца работы регистра микрокоманд соединен с входом установки в ”0 триггера пуска и является выходом индикации конца работы устройства, гв выходов де1151963 шифратора соединены с входами уста·*новки в 0 соответствующих m триггеров второй группы, нулевые выходы которых соединены g первыми входами соответствующих элементов И группы, вторые входы которых соединены * с единичными выходами соответствующих гп триггеров первой группы, входы синхронизации которых соединены с входами синхронизации m триггеров второй группы и с (т+1)-м выходом дешифратора, выход первого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входом одновибратора, выход второго элемента И соединен со счетным входом счетчика, выходы группы дешифраторов соединены с третьими входами соответствующих элементов И группы, выходы которых являются управляющими выходами группы устройства.