SU1260954A1 - Микропрограммное устройство управлени с динамической пам тью - Google Patents

Abstract

Изобретение относитс  к вычис- . Лительной технике и может быть использовано в качестве управл ющего блока в системах контрол  и управлени  сбором и обработкой информации. Цель изобретени  - повышение быстродействи  устройства. Микропрограммное устройство управлени  с динамической пам тью содержит первый блок оперативной пам ти микрокоманд, регистр адреса, счетчик адреса, мультиплексор , первый коммутатор адреса, первый элемент И, первый элемент ИЛИ и генератор тактовых импульсов. Введение . дополнительно второго блока оперативной пам ти микрокоманд, регистра микрокоманд, триггера пуска с первого по п тый триггеров управлени , второго коммутатора адреса, коммутатора микрокоманд, первого и второго блоков элементов И, с второго по дев тый элементы И, с первого по четвертый элементов ИЛИ и одновибратора обеспечивает достижение цели за счет возможности параллельной записи и считывани  информации в устройстве. 3 ил. с S сл

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в качестве управл ющего блока в системах контрол  и управлени  сбором и обваботкрй информации.

Целью изобретени   вл етс  повышение быстродействи  устройства,

На фиг. 1 представлена функцио- нальна  схема предлагаемого устройства , на фиг. 2 и 3 - алгоритм работы микропрограммного устройства управлени  с динамической пам тью, на фиг, 4 - временные диаграммы работы устройства.

Устройство (фиг, 1) содержит первый 1 и второй 2 блоки оперативной пам ти микрокоманд, регистр 3 адреса регистр 4 микрокоманд с пол ми: 4,1 адреса микрокоманды, 4.2 - кода логических условий, 4.3 - микроопераций , счетчик 5 адреса, триггер 6 пуска устройства, первый 7, второй 8, третий 9, четвертый 10 и п тый 11 триггеры управлени , мультиплексор 12 логических условий, генератор 13 тактовых импульсов с : ыходами: 13.1 синхропоследовательности ц (первый выход), - синхропоследователь

V

ности I (второй выход), первьй 14 и второй 15 коммутаторы адреса, коммутатор 16 микрокоманд, первый 17 и второй 18 блоки элементов И, третий 19, п тый 20, 21, четвертый 22, шестой 23, первый 24, второй 25,седь мой 26, дев тьй 27 элементы И, второй 28, первый 29, третий 30, четвертый 31 элементы ИЛИ, одновибра- тор 32, вход 33 микрокоманд устройства , вход 33.1 признака конца записи , вход 34 логических условий усройства , вход 35 пуска устройства, вход 36 управлени  записью и счи- тьтанием устройства, вход 36.1 комады Запись, вход 36.2 команды Считывание , выход 37 микроопераций устройства, выход 37,1 признака Конец операции устройства, единичный выход второго 38 (четвертого 39) триггера 8 (10) управлени , выход 40 (41) признака конца записи в первый (второй) блок оперативной пам ти 1(2) микрокоманд, входы 42 (43) синхронизации первого (второго) блоков оперативной пам ти 1(2) микрокоманд , нулевой (единичный) выход 44 (45) п того триггера 11 управлени , выход 46 (47) признака конца счи

1260954

5

0

5

0

0

5

0

тывани  1(2) блока оперативной пам ти 1(2) микрокоманд.

Рассмотрим назначение элементов устройства, в котором условно могут быть вьщелены: средства записи хранени  и считывани  микрокоманд; средства управлени  5 средства пуска и синхронизации. .

Средства записи, хранени  и считывани  микрокоманд предназначены дл  реализации микропрограмм, поступающих из внешней пам ти. К ним отно-. ситс  первый и второй блоки оперативной пам ти 1 и 2 микрокоманд, регистр 3 адреса, регистр 4 микрокоманд,счетчик 5 адреса, первый и второй ком- мутаторц 14 и 15 адреса, коммутатор 16 микрокоманд, блоки 17 и 18 эле- -ментов И, мультиплексор 12, элемент .29 ИЛИ. ,

Блоки оперативной пам ти 1 и 2 предназначены дл  записи, хранени  и считывани  первой и второй части микропрограммы, поступающей из внещ- ней пам ти соответственно. Регистр 3 адреса предназначен дл  формировани  адреса очередной микрокоманды в режиме считывани . Регистр 4 микрокоманд предназначен дл  записи, хранени  и считывани  микрокоманд на выход устройства, счетчик 5 адреса предназначен дл  формировани  адреса микрокоманды в режиме записи. Коммутаторы 14 и 15 предназначены дл  коммутации выходов регистра 3 и счетчика 5 на адресные входы первого и второго блоков оперативной пам ти соответственно. Коммутатор 16 предназначен дл  коммутации выходов блоков оперативной пам ти 1 и 2 на вход регистра 4 микрокоманд. Блоки элементов 17 и 18 И предназначены дл  вьздачи микрокоманд со входа 33 устройства на информационные входы записи блоков оперативной пам ти 1 и 2 соответственно. Мультиплексор 12 предназначен дл  реализации следующей логической функции:

4/ где X ; - значение i-го логического услови  на входе 34

Л;МК

, если в соответствукщем

у

разр де пол  4.2 регистра 4 записана если в соответствующем разр де пол  4.2 регистра записан О,

гп - разр дность кода логических условий, поступающих на вход 34 устройства ,

разр дность пол  4,2 логических условий регистра 4, причем 1 2 .

Элемент ИЛИ 29 предназначен дл  модификации разр да адреса следующей микрокоманды в соответствии со значением провер емого логического услови .

Средства управлени  предназначены дл  управлени  процессом записи микропрограмм из внешней пам ти и процессом реализации микропрограмм. К средствам управлени  относ тс  триггеры 7-11, элементы 19-23, 27 И, элементы 28, 30, 31 ИЛИ, одновибратор 32

Элементы 19 И и триггер 7 предназначены дл  управлени  записью микрокоманд из внешней пам ти в оператив- I ные запоминающие устройств а 1 и 2. Триггер 8 предназначен дл  хранени  команды Запись, поступающей из внешней пам ти. Триггер 9 предназначен дл  хранени  команды Считывание . Элемент 20 И предназначен дл  обнулени  триггера 8 в конце процесса записи. Элемент 21 И и одно- вибратор 32 управл ют обнулением счетчика 5. Элементы 22 и 23 И, элемент 31 ИЛИ и триггер 10 предназначен дл  управлени  считыванием микрокоманд и прерывани  считывани , если к моменту перехода к считыванию из блока оперативной пам ти 2 микрокоманд запись в последнее еще не закончена . Триггер 11 предназначен дл  управлени  коммутатором 16 в процессе считывани  микрокоманд. Элемент 27 И предназначен дл  управлени  остновом устройства в конце работы. Элементы 28 и 30 ИЛИ управл ют работой счетчика 5 в процессе записи микропрограммы .

Средства пуска и синхронизации служат дл  запуска устройства в начале работы и обеспечени  синхронной работы всего устройства. К этим средствам относ тс  триггер 6, генератор 13, элементы 24-26 И. Триггер 6 служит дл  запуска генератора 13 по команде Пуск на входе 35. Генератор 13 предназначен дл  вьщачи тактовых импульсов дл  синхронизации работы элементов устройства. Элементы 24 и 25 И обеспечивают вьщачу синхроим0

5

0

5

0

5

0

5

5

пульсов последовательности (выход 13.1 генератора 13) на входы синхронизации блоков оперативной пам ти 1 и 2. Элемент 26 И позвол ет синхронизировать регистр 4 микрокоманд.

Предлагаемое микропрограммное устройство управлени  с динамической пам тью работает в трех режимах: режим записи микрокоманд; режим записи-. считьшани  микрокоманд; режим считывани  микрокоманд.

Режим записи микрокоманд.

В-исходном состо нии все элементы пам ти устройства наход тс  в нулевом состо нии.

Работа устройства начинаетс  с подачи команды Пуск на вход 35. В результате триггер 6 устанавливаетс  в единичное состо ние. Единичным сигналом с выхода триггера 6 выключаетс  генератор 13, который начинает генерировать тактовый импульс син- хропоследовательности, и Т с выходов 13о1 и 13.2 соответственно. После подачи команды Запись на вход 36.1 по вл етс  единичный импульс, который переводит триггер 8 в единичное состо ние. В результате этого на его выходе по вл етс  единичный потенциал, который  вл етс  разрешающим сигналом дл  элементов 19, 24, 25 И. Так как триггер 7 находитс  в нулевом состо нии, то единичный сигнал с его нулевого выхода открывает блок 17 элементов И дл  прохождени  информации с входа 33 через блок 17 элементов И на информационный вход блока оперативной пам ти 1. Этим же сигналом открываетс  элемент 24 И дл  прохождени  синхроимпульсов Т, на вход 42 синхронизации блока оперативной пам ти 1. По первому тактовому импульсу происходит запись первой микрокоманды по первому адресу в блок оперативной пам ти 1. Нулевой адрес формируетс  счетчиком 5 и поступает на адресный вход блока оперативной пам ти 1 через открытый коммутатор 14. По заднему фронту того же импульса с выхода 42 содержимое счетчика 5 увеличиваетс  на единицу через элемент 30 ИЛИ. Так формируетс  адрес, по которому записываетс  следующа  микрокоманда по очередному синхро- импульсуТ . Далее процесс записи повтор етс . Когда будет записана

to

20

25

последн   микрокоманда в блок опе- .ративной пам ти 1 с выхода 33.1 по заднему фронту признака конца записи триггер 7 перейдет в единичное состо ние . В результате закроетс  блок 17 элементов И и откроетс  блок 18 элементов И. При этом признак конца записи с выхода 40 через элемент 28 ИЛИ поступает на вход элемента 21 И, с выхода которого сигнал поступает на вход одновибратора 32. Одновибратор 32 срабатывает по заднему фронту признака с выхода 40 с задержкой котора  необходима дл  разделени  момента поступлени  импульса на счет- 15 ный вход счетчика 5 и моментного обнулени  (фиг. 3). Кроме того, единич- ньй потенциал с единичного выхода триггера 7 закрывает коммутатор 14 по входам счетчика 5 и открывает коммутатор 15, закрывает элемент 24 И и открывает элемент 25 И. Описанные переключени  обусловливают конец записи в блок оперативной пам ти

1и начало в блок оперативной пам ти

2с нулевого адреса. Теперь, если в процессе записи первой части микропрограммы на вход 36.2 не поступил единичный.сигнал Считывание, обусловливающий перевод триггера 9 в единичное состо ние по очередно1 у синхроимпульсу t, с выхода 13,1 генератора 13, посту- пающе 1у через открытый элемент 25 И на вход синхронизации блока оперативной пам ти 2 через открытый блок 18 элементов И, перва  микрокоманда второй части микропрограммы запишетс 

.в блок оперативной пам ти 2 по нулевому адресу, который подаетс  с выходов счетчика 5 через открытый по входам счетчика 5 :коммутатор 15 на адресные входы блока оперативной пам ти 2. Запись происходит по пефед- нему фронту t , а по заднему с выхода 43 через элемент 30 ИЛИ содержимое счетчика 5 увеличиваетс  на единицу. Далее запись продолжаетс  аналогично до по влени  признака конца записи, на выходе и 41. Перва  из них переводит триггер 7 через открытый элемент 19 И в нулевое состо ние , перевод  устройство на работу с блоком оперативной пам ти 1, Втора  через элементы 28 ИЛИ и 21 И

30

40

J5

50

входа 36.2, на S-вход триггера 10. Последний переходит в единичное состо ние , обусловлива  переход устрой ства в режим считывани .

Если в процессе записи информации в блок оперативной пам ти 1 триггер 9 был переведен в единичное состо ние сигналом Считывание с входа 36.2, то по окончании записи информа ции в блок оперативной пам ти 1 микрокоманд устройство перейдет в режим записи-считывани  микрокоманд.

Режим записи-считывани  микрокоманд .

Наличие единичного сигнала на еди ничном выходе триггера 9 обуславли вает открывание элемента 23 И по сиг налу с выхода одновибратора 32, сигналом с выхода которого триггер 10 переводитс  в единичное состо ние. В результате на единичном выходе 39 триггера 10 по вл етс  единичный потенциал , который  вл етс  разрешающим дл  прохождени  синхроимпульсов 1 с выхода 13.2 генератора 13 через элемент 26 И на синхровход регистра 4, Кроме того, единичный сигнал с выхода 39 совместно с единичным сигналом с первого выхода 44 триггера 11 обусловливает открывание коммутатора 14 по входам регистра 3 адреса . Переключени , обусловливающие начало записи информации 6 в блок оперативной пам ти 2, происход т аналогично описанному. Таким образом устройство начинает запись информаци в блок оперативной пам ти 2, как бып описано, и считывание информации из блока оперативной пам ти 1 (фиг. 2 и 3) происходит параллельно.

По первому синхроимпульсу t с выхода элемента 26 И через открытый ко входам оперативного запоминающего устройства 1 коммутатор 16 перва  микрокоманда запишетс  в регистр 4 по нулевому адресу, который сформирован на выходах регистра 3 и поступает через открытый по его выходам коммутатор 14. С пол  4,3 регистра 4 микрооперации выдаютс  на выход 37 устройства. Адрес очередной микрокоманды поступает с пол  4.1 регистра

4 на вход регистра 3 адреса. Код логического услови  с пол  А.2 регисти одновибратор 32 устанавливает счет-55 ра l поступает на управл ющие входы

чик 5 в нулевое состо ние и разрешает прохождение импульса Считывание, .который был записан в триггер 9 с

входа 36.2, на S-вход триггера 10. Последний переходит в единичное состо ние , обусловлива  переход устройства в режим считывани .

Если в процессе записи информации в блок оперативной пам ти 1 триггер 9 был переведен в единичное состо ние сигналом Считывание с входа 36.2, то по окончании записи информации в блок оперативной пам ти 1 микрокоманд устройство перейдет в режим записи-считывани  микрокоманд.

Режим записи-считывани  микрокоманд .

Наличие единичного сигнала на единичном выходе триггера 9 обуславли вает открывание элемента 23 И по сигналу с выхода одновибратора 32, сигналом с выхода которого триггер 10 переводитс  в единичное состо ние. В результате на единичном выходе 39 триггера 10 по вл етс  единичный потенциал , который  вл етс  разрешающим дл  прохождени  синхроимпульсов 1 с выхода 13.2 генератора 13 через элемент 26 И на синхровход регистра 4, Кроме того, единичный сигнал с выхода 39 совместно с единичным сигналом с первого выхода 44 триггера 11 обусловливает открывание коммутатора 14 по входам регистра 3 адреса . Переключени , обусловливающие начало записи информации 6 в блок оперативной пам ти 2, происход т аналогично описанному. Таким образом, устройство начинает запись информации в блок оперативной пам ти 2, как быпо описано, и считывание информации из блока оперативной пам ти 1 (фиг. 2 и 3) происходит параллельно.

По первому синхроимпульсу t с выхода элемента 26 И через открытый ко входам оперативного запоминающего устройства 1 коммутатор 16 перва  микрокоманда запишетс  в регистр 4 по нулевому адресу, который сформирован на выходах регистра 3 и поступает через открытый по его выходам коммутатор 14. С пол  4,3 регистра 4 микрооперации выдаютс  на выход 37 устройства. Адрес очередной микрокоманды поступает с пол  4.1 регистра

4 на вход регистра 3 адреса. Код логического услови  с пол  А.2 регистра l поступает на управл ющие входы

мультиплексора 12, на информационные входы 34 которого поступают логические услови . Результат модификации

с выхода мультиплексора 12 поступает на вход элемента 29 ИЛИ, где происходит модификаци  модифицируемого разр да адреса. По очередному синхроимпульсу f с выхода 13.1 сформированный адрес записываетс  в регистр 3 адреса. Одновременно перва  микрокоманда второй части микропрограммы записываетс  в оперативное запоминающее устройство 2, как было описано. Считывание второй микрокоманды происходит аналогично тому как быпа считана перва  микрокоманда. Происходит процесс одновременной записи микрокоманды в блок оперативной пам ти 2 и считывание из блока опера- тивной пам ти 1 .

Если до окончани  записи информации в блок оперативной пам ти 2 по витс  признак конца считывани  на выходе 46 блока оперативной пам ти 1, то он проходит через открытые элементы 22 И, 31 ШШ и поступит на R -вход триггера 10, перевод  его в нулевое состо ние, тем самым закрываютс  коммутаторы 14 и 15 по входам регистра 3 и элемент 26 И Кроме того, этим же сигналом с выхода 46 триггер 11 переходит в единичное состо ние. В результате коммутатор 16 закрываетс  по выходам блка оперативной пам ти 1 и открываетс  по выходам блока оперативной пам ти 2. Единичный сигнал с выхода 45 открывает коммутатор 15 по выходам регистра 3. Нулевой сигнал с вькода 44 закрывает коммутатор 14 по выхода регистра 3. Процесс считывани  тормозитс  до окончани  записи информации в блок оперативной пам ти микрокоманд . Запись происходит аналогично описанному. По окончании записи единичный сигнал с выхода 41 проходит через элемент 28 ИЛИ на вход элемент 21 И, разреша  прохождение синхроимпульса 1, с выхода 13.1 генератора 13 через элемент 21 И на вход одновиб- ратора 32. По заднему фронту синхроимпульса t, с задержкой на Т, сраба- тьшает одновибратор 32. Единичный импульс с его выхода обнул ет счетчик 5, разрешает прохождение единичного сигнала с единичного выхода тригера 9 на R -вход триггера 10. Триггер 10 переходит снова в единичное состо ние. Этим же импульсом разрешаетс  прохождение сигнала с выхода 40 через элемент 20 И на R -вход

10

15

20

25

30

0

5

триггера 8. Так триггер 8 переводитс  в нулевое состо ние, таким образом , отключаютс.т цепи записи информации: коммутаторы 14 по входам счетчика 5, закрываютс  элементы 24 и 25 И, запреща  синхронизацию блоков оперативной пам ти 1 и 2 соответственно . Кроме того, блокируетс  прохождение сигнала обнулени  с выхода 46 на R-вход триггера 10 через элементы 22 И и 31 ИЛИ. Таким образом, после окончани  записи информации в второй блок оперативной пам ти процесс записи- , информации в устройстве прекра- щаетс  и возобновл етс  процесс считывани  только теперь из блока оперативной пам ти 2 благодар  описанным переключени м. Считывание информации из блока оперативной пам ти 2 происходит аналогично тому, как было описано дл  блока оперативной пам ти 1. Отличие состоит в том, что теперь регистр 3 адреса через коммутатор 15 подключен к блоку оперативной пам ти 2, выход которого через комг утатор 16 подключен к входу регистра 4 микрокоманд. По окончании считывани  единичный сигнал с выхода 47 разрешает прохождение признака конца операции с выхода 37.1 через элемент 27 И на R - входы триггеров 6-9, 11 и через элемент 30 ШШ на R- вход триггера 10, что приводит к их обнулению. Б результате устройство переходит в исходное состо ние.

Режим считывани  микрокоманд. В этот режим устройство переходит, если признак конца считывани  из блока оперативной пам ти 1 на выходе 46 по вл етс  после завершени  процесса записи. Тогда нулевой сигнал с единичного выходка триггера 8 управлени  записью блокирует элемент 22 И дл  прохождени  обнул ющего сигнала наR-вход триггера 10. Таким образом происходит по сигналу признака на выходе 46 только установка триггера 11 в единичное состо ние и в соответствии с этим переключение коммута-. тора 16, как было описано и коммутаторов 14 и 15, т.е. без торможени  считывание начинаетс  из блока оперативной пам ти 2. Окончание работы устройства в этом случае аналогично тому, как происходило в режиме записи - считьюание микрокоманд .

ормула

9 и 3

1260954

обретени 

ро ход ма ро ро вт ми ды ( не во ко вы ци му по то вх 1па со вт ма со ми ад

10

Микропрограммное устройство управлени  с динамической пам тью, содер-. жащее первый блок оперативной пам - 5 ти микрокоманд, регистр адреса, счетчик адреса, мультиплексор логических условий, первый коммутатор адреса, генератор тактовых импульсов, первьой элемент И, первый элемент ИЛИ, причем вход логических условий устройства соединен с информационным входом мультиплексора логических условий , выход которого соединен с лервым входом первого элемента ИЛИ, выход которого соединен с модифицируемым разр дом адреса информационного входа регистра адреса, выходы последнего соединены с информационным входом первой группы первого коммутатора адреса, выходы которого соединены с адреснь ш входами первого блока оперативной пам ти микрокоманд, выходы счетчика адреса соединены с

15

20

рого и четвертого элементов И, выход регистра адреса соединен с информационными входами первой группы второго коммутатора адреса, выходы которого соединены с адресными входами второго блока оперативной пам ти микрокоманд, с первого по N-и выходы первого блока элементов И соеди- (нены с информационными входами первого блока оперативной пам ти микрокоманд (N-разр дность микрокоманды), выходы которого соединены с информационными входами первой группы коммутаторов микрокоманд, с первого по N-и выходы второго блока элементов И соединены с информационными входами второго блока оперативной 1пам ти микрокоманд, выходы которого соединены с информационными входами второй группы коммутатора микрокоманд , выходы коммутатора микрокоманд соединены с информационными входами регистра микрокоманд, выходы пол  адреса которого соединены с информаинформационными входами второй груп- ционными входами регистра адреса, вы

пы первого коммутатора адреса, выход первоЛ элемента И соединен с входом синхронизации первого блока оперативной пам ти микрокоманд, отличающеес  тем, что, с целью повышени  быстродействи , оно дополнительно содержит второй блок оперативной пам ти микрокоманд, регистр микрокоманд, триггер пуска, с первого по п тый триггеры управ лени , второй коммутатор адреса, коммутатор микрокоманд, первый и второй блоки элементов И, с второго по дев тый элементы И, с второго по четвертый элементы ИЛИ, одновибратор, причем вход пуска устройства соединен с входом установки в 1 триггера пуска, выход которого соединен с входом запуска генератора так- товы:г импульсов, группа входов микрокоманд устройства соединена с группой первых входов первого и второго блоков элементов И, вход признака конца записи микрокоманд устройства соединен с первым входом третьего элемента И, выход которого соединен со счетным входом первого триггера управлени , вход команды Запись устройства соединен с входом установки в единицу второго триггера управ- лени , пр мой выход которого соединен с вторым входом третьего элемента И и первыми входами первого, вто

10

рого и четвертого элементов И, выход регистра адреса соединен с информационными входами первой группы второго коммутатора адреса, выходы которого соединены с адресными входами второго блока оперативной пам ти микрокоманд, с первого по N-и выходы первого блока элементов И соеди- (нены с информационными входами первого блока оперативной пам ти микрокоманд (N-разр дность микрокоманды), выходы которого соединены с информационными входами первой группы коммутаторов микрокоманд, с первого по N-и выходы второго блока элементов И соединены с информационными входами второго блока оперативной 1пам ти микрокоманд, выходы которого соединены с информационными входами второй группы коммутатора микрокоманд , выходы коммутатора микрокоманд соединены с информационными входами регистра микрокоманд, выходы пол  адреса которого соединены с информа0

5

С

55

ходы ПОЛЯ логических условий регистра микрокоманд соединены с управл ющими входами мультиплексора логических условий, выходы пол  микроопераций регистра микрокоманд  вл ютс  выходами устройства, выход модифицируемого разр да пол  адреса регистра микрокоманд соединен с вторым входом первого элемента ИЛИ, пр мой выход первого триггера управлени  соединен с вторым входом второго блока И, С управл ющими входами первого и второго коммутатора адреса, с вторым ..входом второго элемента И, инверсный выход первого триггера управлени  :оединен с вторым входом первого блока элементов И и вторым входом первого элемента И, N- -l-й выход первого блока элементов И соединен с 5 первым входом второго элемента ИЛИ, N+1-й выход второго блока элементов И соединен с вторым входом второго элемента ИЛИ и первым входом п того элемента И, выход которого соединен с входом установки в О второго триггера управлени , вход команды Считывание устройства соединен с входом установки в 1 третьего триггера управлени , пр мой выход которого соединен с первым входом шестого элемента И, выход шестого элемента И соединен с входом установки в 1 четвертого триггера управлени .

50

выход которого соединен с первыми входом седьмого элемента И и управл ющими входами первого и второго коммутаторов адреса, выход второго элемента ИЛИ соединен с первым входом восьмого элемента И, выход которого соединен с входом одновибрат ра, выход одновибратора соединен с входом установки в О счетчика адреса , вторым входом шестого элемента И, вторым входом п того элемента И, информационные выходы счетчика адреса соединены с информационными входами вторых групп первого и второго коммутаторов адреса, первый выход генератора импульсов соединен с входом синхронизации регистра адреса, вторым входом восьмого элемента И, третьими входами первого и второго элементов И, второй выход генератора импульсов соединен с вторым входом седьмого элемента И, выход которого соединен с входом синхронизации регистра микрокоманд, выход первого элемента И соединен с первым входом третьего элемента ИЛИ, выход которого соединен с счетным входом счетчика адреса, выход второго элемента И соединен с вторым входом третьего элемента Ш1И и входом синхронизации второго блока опера.to

тивной пам ти, выход признака конца считывани  первого блока оперативной пам ти микрокоманд соединен с входом установки в 1 п того триггера управлени  и вторым входом четвертого элемента И, выход четвертого элемента И соединен с первым входом четвертого , элемента ИЛИ, выход которого соединен с входом установки четвертого триггера управлени , пр мой . выход п того триггера управлени  соединен с управл ющим входом коммутатора микрокоманд и управл ющим входом .второго коммутатора адреса, ин- 15 версный выход п того триггера управлени  соединен с управл ющими входами коммутатора микрокоманд и первого коммутатора адреса, выход признака конца операции О микроопераций регистра микрокоманд соединен с первым входом дев того элемента И, выход которого соединен с входом установки в О п того триггера управлени ,вторым входом четвертого элемента ИЛИ, с входом установки в О третьего триггера управлени ,с входом установки в О триггера пуска, выход признака конца считывани  второго блока оперативной пам ти микрокоманд соединен с вторым входом дев того элемента И.

0

5

0

Фиг. 2

( )

Фи1.3

Редактор Т. Парфенова

Составитель А. Сошкин

Техред Л.Олейннк Корректор М. Самборска 

Заказ 5233/50Тираж 671.Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-33, Раушска  наб,, д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Фиг. 4

Claims (1)

1. Формула изобретения

   Микропрограммное устройство управления с динамической памятью, содер-. жащее первый блок оперативной памя- 5 ти микрокоманд, регистр адреса, счет- . чик адреса, мультиплексор логических условий, первый коммутатор адреса, генератор тактовых импульсов, первый элемент И, первый элемент ИЛИ, при- ¹⁰ чем вход логических условий устройства соединен с информационным входом мультиплексора логических условий, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с модифицируемым разрядом адреса информационного входа регистра адреса, выходы последнего соединены с информационным входом первой группы первого коммутато- ²⁰ ра адреса, выходы которого соединены с адресными входами первого блока оперативной памяти микрокоманд, выходы счетчика адреса соединены с информационными входами второй труп- ²⁵ пы первого коммутатора адреса, выход первой элемента И соединен с входом синхронизации первого блока оперативной памяти микрокоманд, о тлич ающеес я тем, что, с це- 30 лью повышения быстродействия, оно дополнительно содержит второй блок оперативной памяти микрокоманд, регистр микрокоманд, триггер пуска, с первого по пятый триггеры управ» 35 ления, второй коммутатор адреса, коммутатор микрокоманд, первый и второй блоки элементов И, с второго по девятый элементы И, с второго по четвертый элементы ИЛИ, одновибратор, 4G причем вход пуска устройства соединен с входом установки в 1 триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, группа входов мик- 45 рокоманд устройства соединена с группой первых входов первого и второго блоков элементов И, вход признака конца записи микрокоманд устройства соединен с первым входом третьего 50 элемента И, выход которого соединен со счетным входом первого триггера управления, вход команды Запись устройства соединен с входом установки в единицу второго триггера управ- 55 ^ления, прямой выход которого соединен с вторым входом третьего элемента И и первыми входами первого, вто10 ‘ .

   рого и четвертого элементов И, выход регистра адреса соединен с информационными входами первой группы второго коммутатора адреса, выходы которого соединены с адресными входами второго блока оперативной памяти микрокоманд, с первого по N~й выходы первого блока элементов И соеди(нены с информационными входами первого блока оперативной памяти микрокоманд (N-разрядность микрокоманды), выходы которого соединены с информационными входами первой группы коммутаторов микрокоманд, с первого по N-й выходы второго блока элементов И соединены с информационными входами второго блока оперативной 1памяти микрокоманд, выходы которого соединены с информационными входами второй группы коммутатора микрокоманд, выходы коммутатора микрокоманд соединены с информационными входами регистра микрокоманд, выходы поля адреса которого соединены с информационными входами регистра адреса, выходы поля логических условий регистра микрокоманд соединены с управляющими входами мультиплексора логических условий, выходы поля микроопераций регистра микрокоманд являются выходами устройства, выход модифицируемого разряда поля адреса регистра микрокоманд соединен с вторым входом первого элемента ИЛИ, прямой выход первого триггера управления соединен с вторым входом второго блока И, с управляющими входами первого и второго коммутатора адреса, с вторым входом второго элемента И, инверсный выход первого триггера управления соединен с вторым входом первого блока элементов И и вторым входом первого элемента И, N+1-й выход первого блока элементов И соединен с первым входом второго элемента ИЛИ, N+1-й выход второго блока элементов И соединен с вторым входом второго элемента ИЛИ и первым входом пятого элемента И, выход которого соединен с входом установки в 0 второго триггера управления, вход команды Считывание устройства соединен • с входом установки в 1 третьего триггера управления, прямой выход которого соединен с первым входом шестого элемента И, выход шестого элемента И соединен с входом установки в 1 четвертого триггера управления,

   12.60954 выход которого соединен с первыми входом седьмого элемента И и управляющими входами первого и второго коммутаторов адреса, выход второго элемента ИЛИ соединен с первым входом восьмого элемента И, выход которого соединен с входом одновибратора, выход одновибратора соединен с входом установки в 0 счетчика адреса, вторым входом шестого эле- ;с мента И, вторым входом пятого элемента И, информационные выходы счетчика адреса соединены с информационными входами вторых групп первого и второго коммутаторов адреса, пер- 15 вый выход генератора импульсов соединен с входом синхронизации регистра адреса, вторым входом восьмого элемента И, третьими входами первого и второго элементов И, второй вы- 20 ход генератора импульсов соединен с вторым входом седьмого элемента И, выход которого соединен с входом синхронизации регистра микрокоманд, выход первого элемента И соединен с 25 первым входом третьего элемента ИЛИ, выход которого соединен с счетным входом счетчика адреса, выход второго элемента И соединен с вторым входом третьего элемента ИЛИ и входом синхронизации второго блока опера.

   тивной памяти, выход признака конца считывания первого блока оперативной памяти микрокоманд соединен с входом установки в 1 пятого триггера управления и вторым входом четвертого элемента И, выход четвертого элемента И соединен с первым входом четвертого . элемента ИЛИ, выход которого соединен с входом установки в0 четвертого триггера’управления, прямой . выход пятого триггера управления соединен с управляющим входом коммутатора микрокоманд и управляющим входом .второго коммутатора адреса, инверсный выход пятого триггера управления соединен с управляющими входами коммутатора микрокоманд и первого коммутатора адреса, выход признака конца операции 0 микроопераций регистра микрокоманд соединен с первым входом девятого элемента И, выход которого соединен с входом установки в 0 пятого триггера управления,вторым входом четвертого элемента ИЛИ, с входом установки в О третьего триггера управления^ входом установки в 0 триггера пуска, выход признака конца считывания второго блока оперативной памяти микрокоманд соединен с вторым входом девятого элемента И.

   Фиг. 4