SU1370780A1 - Разр д синхронного счетчика - Google Patents
Разр д синхронного счетчика Download PDFInfo
- Publication number
- SU1370780A1 SU1370780A1 SU864118456A SU4118456A SU1370780A1 SU 1370780 A1 SU1370780 A1 SU 1370780A1 SU 864118456 A SU864118456 A SU 864118456A SU 4118456 A SU4118456 A SU 4118456A SU 1370780 A1 SU1370780 A1 SU 1370780A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- flip
- flop
- input
- output
- flops
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и дискретной . автоматике. Цель изобретени - расширение функциональных возможностей устройства. Дл этого разр д синхронного счетчика оснащен дополнительными RS-триггерами 7 и 8 и образованы новые функциональные св зи. Это обеспечивает реверсивный счет и позвол ет строить на основе предложенного разр да синхронного счетчика синхронные реверсивные счетные устройства, в которых , несмотр на последовательную организацию переноса, во всех или в большинстве разр дов пауза между суммирующим и вычитаемым счетными им- пульсами минимальна. 1 з.п. ф-лы, 5 ил. i СЛ со о vj 00
Description
Изобретение относитс к цифровой вычислительной технике и дискретной автоматике и может быть использовано при построении реверсивных счетных устройств на потенциальных логических элементах, преимущественно в виде интегральных схем.
Целью изобретени вл етс расширение функциональных возможностей за счет обеспечени реверсивного счета.
На фиг.1 изображен предлагаемый разр д синхронного счетчика, вьшол- ненный на RS-триггерах с инверсным управлением; на фиг.2 - пример построени разр да синхронного счетчика на логических элементах И-НЕ; на фиг.3 - временна диаграмма работы разр да синхронного счетчика; на фиг.4 и 5 - примеры использовани предложенного разр да синхронного счетчика в реверсивных счетных устройствах .
Разр д синхронного счетчика (фиг.1) содержит первый 1, второй 2 и третий 3 RS-триггеры, первый выход первого триггера 1 соединен с входом установки второго триггера 2, второй выход которого соединен с входами сброса первого I и третьего риг- геров, первый выход третьего триггера 3 соединен с входом установки первого триггера I, второй выход которого соединен с входом установки третьего триггера 3, первый тактовый вход 4 соединен с первыми дополнительными входами сброса первого 1 и второго 2 триггеров, вход 5 переноса соединен с вспомогательными входами установки и сброса первого триггера 1, а выход 6 переноса соединен с первым выходом второго триггера 2. Дополнительно разр д содержит четвертый 7 и п тый 8 RS-триггеры. Первый выход четвертого триггера 7 соединен с входом установки п того Триггера 8 второй выход которого соединен с входом сброса четвертого триггера 7 и вторым входом установки третьего триггера 3, второй выход третьего триггера 3 соединен с входом установки четвертого триггера 7, второй выход которого соединен с вторым входо сброса третьего триггера 3, второй тактовый вход 9 соединен с первыми дополнительными входами сброса четвертого 7 и п того 8 триггеров, вход 10 заема соединен с воспомогательны- ми входами установки и сброса четвертого триггера 7, а выход заема 11 соединен с первым выходом п того триггера 8.
На фиг.2 представлен пример реализации разр да синхронного счетчика на логических элементах И-НЕ. Лини ми удвоенной ширины на фиг.2 показаны св зи дополнительных тактовых входов 12 и 13. Соединени RS-триггеров, входов и выходов переноса (заема) соответствуют фиг.1. Первый 1, второй 2, третий 3, четвертый 7 и п тый 8 RS-триггеры построены на логических
5 элементах И-НЕ 14...23 соответственно .
Функционирование разр да синхронного счетчика (фиг.1 и 2) по сн етс временной диаграммой (фиг.З). Одно-;
0 временно на тактовые входы разр да синхронного счетчика подаетс только один импульс 4&12 либо 9&13, соответствующий режимам суммирующего и вычитающего счета. Задержка формирова5 ни переноса заема по выходу 6(11) относительно входа 5(10) составл ет 2t. При изменении направлени счета (см.фиг.З, переходные процессы после третьего импульса 4&I2) минимальна
0 пауза между импульсами 4&I2 и 9&13 определ етс суммой задержки сигнала заема относительно среза импульса и двух задержек элементов и не зависит от переходных процессов первого и второго RS-триггеров.
Счетчик со сквозным переносом (фиг.4) содержит разр ды синхронного счетчика 24,.входы 25 суммирующих и 26 вычитающих импульсов. Длительность
0 паузы между любыми счетными импульсами в п-разр йном счетчике (2n-bl) t5.
На фиг.З изображен реверсивный счетчик на разр дах синхронного счетчика 27 с двум щинами 28, 29 управ5 лени , одним синхровходом 30. Режим работы определ етс взаимоинверсными сигналами на шинах 28 и 29 управлени . В счетчиках (фиг.4 и 5) минимальна пауза между счетными Импуль0 сами при смене режима счета также равна (2п+1)L .
Таким образом, разр д синхронного счетчика позвол ет строить на его основе синхронные реверсивные счетные
5 устройства, в которых несмотр на последовательную организацию переноса во всех или в большинстве разр дов пауза между суммирующим и вЕ гчитаемым счетными импульсами минимальна. При
этом дл построени разр да синхронного счетчика требуютс элементы с максимальным коэффициентом объединени по входу 5.
Максимальна разр дность реверсивного счетного устройства с предельным быстродействием ограничиваетс только коэффициентом разветвлени шин 25, 26 выходных сигналов переноса и заема счетчика, а при разветвлении их может достигать нескольких сотен.
Claims (2)
1. Разр д синхронного счетчика, содержащий первый, второй и третий RS-триггеры, первый выход первого RS-триггера соединен с входом уста15
второго RS-триггера, отличающийс тем, что, с целью расширени функциональных возможностей за счет обеспечени реверсивного счета, он содержит четвертый и п тый RS- триггеры, первый выход четвертого RS-триггера соединен с входом установки п того RS-триггера, второй выход которого соединен с входами сброса четвертого RS-триггера и вторым входом установки третьего RS-триггера , второй выход третьего RS-триггера соединен с входом установки четвертого RS-триггера, второй выход которого соединен с вторым входом сброса третьего RS-триггера, второй тактовый вход соединен с первыми дополнительными входами сброса четверновки второго RS-триггера, второй вы- 20 того и п того RS-триггеров, вход заеход которого соединен с входами сброса первого и третьего RS-триггеров, первый выход третьего RS-триггера соединен с входом установки первого JlS-триггера, второй выход которого 25 соединен с входом установки третьего RS-триггера, первый тактовый вход соединен с первыми дополнительными входами сброса первого и второго RS- триггеров, вход переноса соединен с зо вспомогательными входами установки и сброса первого RS-триггера, а выход переноса соединен с первым выходом
ма соединен с вспомогательными входами установки и сброса четвертого RS- триггера, а выход заема соединен с первым выходом п того RS-триггера.
2. Разр д счетчика по п.1, о т - личающийс тем, что первый дополнительный тактовый вход соединен с вторыми дополнительными входами сброса первого и второго RS-триггеров , а второй дополнительный тактовый вход соединен с вторыми дополни- тельнь 1и входами сброса четвертого и п того RS-триггеров.
Q
5
второго RS-триггера, отличающийс тем, что, с целью расширени функциональных возможностей за счет обеспечени реверсивного счета, он содержит четвертый и п тый RS- триггеры, первый выход четвертого RS-триггера соединен с входом установки п того RS-триггера, второй выход которого соединен с входами сброса четвертого RS-триггера и вторым входом установки третьего RS-триггера , второй выход третьего RS-триггера соединен с входом установки четвертого RS-триггера, второй выход которого соединен с вторым входом сброса третьего RS-триггера, второй тактовый вход соединен с первыми дополнительными входами сброса четвер0 того и п того RS-триггеров, вход заема соединен с вспомогательными входами установки и сброса четвертого RS- триггера, а выход заема соединен с первым выходом п того RS-триггера.
2. Разр д счетчика по п.1, о т - личающийс тем, что первый дополнительный тактовый вход соединен с вторыми дополнительными входами сброса первого и второго RS-триггеров , а второй дополнительный тактовый вход соединен с вторыми дополни- тельнь 1и входами сброса четвертого и п того RS-триггеров.
ю
и
//
12
РМ.2
Фиг.З
Фие.
Физ.5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864118456A SU1370780A1 (ru) | 1986-06-10 | 1986-06-10 | Разр д синхронного счетчика |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864118456A SU1370780A1 (ru) | 1986-06-10 | 1986-06-10 | Разр д синхронного счетчика |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1370780A1 true SU1370780A1 (ru) | 1988-01-30 |
Family
ID=21256925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864118456A SU1370780A1 (ru) | 1986-06-10 | 1986-06-10 | Разр д синхронного счетчика |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1370780A1 (ru) |
-
1986
- 1986-06-10 SU SU864118456A patent/SU1370780A1/ru active
Non-Patent Citations (1)
Title |
---|
Оберман Р.М.М. Счет и счетчики. М.: Радио и св зь, 1984. Проектирование микроэлектронных цифровых устройств. М.: Сов.радио, 1977. Авторское свидетельство СССР 1228268, кл.-Н 03 К 23/40, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6084015A (ja) | 同期式アツプ/ダウンカウンタ | |
SU1370780A1 (ru) | Разр д синхронного счетчика | |
JPS6179318A (ja) | フリツプフロツプ回路 | |
CA1194142A (en) | Integrated circuits | |
SU1076950A1 (ru) | Регистр сдвига | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
JPH09289445A (ja) | 同期式カウンタ | |
SU1162044A1 (ru) | Преобразователь кода в частоту импульсов | |
SU444330A1 (ru) | Быстродействующий счетчик | |
SU824446A1 (ru) | Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ | |
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU409218A1 (ru) | Устройство для сравнения двоичных чисел | |
SU961151A1 (ru) | Недвоичный синхронный счетчик | |
KR0115033Y1 (ko) | 이중 펄스폭 변조회로 | |
SU1257838A1 (ru) | Синхронный счетчик | |
RU2007861C1 (ru) | Реверсивный двоичный счетчик | |
SU1674159A1 (ru) | Устройство дл контрол и оценки среднего значени аналогового сигнала | |
SU1173386A1 (ru) | Число-импульсный логарифмический преобразователь | |
SU1003359A1 (ru) | Однотактный кольцевой счетчик единичного кода | |
SU1176323A1 (ru) | Накапливающий сумматор | |
SU395988A1 (ru) | Десятичный счетчик | |
JP2563238B2 (ja) | カウンタ回路 | |
SU892411A1 (ru) | Измеритель интервалов времени между серединами импульсов | |
SU930597A1 (ru) | D-триггер | |
SU1264165A1 (ru) | Накапливающий сумматор |