SU1170448A1 - Вычислительное устройство - Google Patents

Abstract

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее регистр-аккумул тор, группу из k регистров-операндов, микропрограммный блок управлени , арифметико-логический блок и коммутатор, причем выход коммутатора подключен к первому информационному входу арифметико-логического блока, выход результата которого соединен с информационными входами регистра операндов группы, выходы которых подключены к соответствующим информационным входам коммутатора, (k+1)-й информационньш вход которого соединен с вторым информационным входом арифметикологического блока и с выходом pierHCTра-аккумул тора , входом подключенного к выходу результата арифметикологического блока, выходы сдвига влево, сдвига вправо и переноса которого соединены соответственно с входами с первого по третий логических условий микропрограммного блока управлени , выходы операционных полей которого с первого по ()-и соеди- нены соответственно с управл кицими входами регистров-операндов группы, i регистра-аккумул тора, коммутатора и арифметико-логического блока, отличающеес  тем, что, с целью увеличени  быстродействи  вычислительного устройства при выполнении операции извлечени  квадратного корн , оно содержит коммутатор цифры результата, причем выходы двух старпих разр дов регистра аккумул тора соединены с информационным входом коммутатора цифры результата, выход которого соединен с четветрым входом 4: 4; логических условий микропрограммного блока управлени , (k+4)-й Ьыход операционных полей которого соединен 00 с управл ющим входом коммутатора цифры результата.

Description

Изобретение относитс  к вычисли тельной технике и может быть использовано в электронных цифровых вычислительных машинах и микропроцессорах . Известно арифметическое устройство , содержащее операционные блоки , каждый из которых предназначен дл  выполнени  определенной операции (например, умножени , сложени  вычитани , делени , извлечени  кор н ) . Устройство позвол ет достичь высокой производительности при реа лизации вычислительных процессов 1 Однако данное устройство содержит большой объем аппаратуры. Известно арифметическое устройс во, содержащее блок управлени , сумматор, регистры С2 . Однако известное устройство имеет ограниченныефункциональные возможности, так как введение новой операции требует изменени  его структуры. Наиболее близким по технической сущности к изобретению  вл етс  вычислительное устройство, содержащее арифметико-логический блок, регистра-аккумул тор , регистры-операнды , коммутатор и блок микропрограммного управлени , причем к первой группе входов арифметико-логиче кого блока подключены выходы регист ра-акуумул тора, а к второй - выходы коммутатора, к информационным входам которого подключены выходы регистров-операндов и регистра -аккумул тора , информационные выходы арифметико-логического блока подклю чены к информационным входам регистра-аккумул тора и регистровоперандов , выходы сдвига влево и вправо, а также выход переноса ариф метико-логического блока подключены к входам логических условий микропрограммного блока управлени , выхо ды операционных полей микропрограмного блока управлени  подключены к управл ющим входам регистров-операндов , регистра аккумул тора, арифметико-логического блока и комм татора зЗ. Арифметические операции в этом устройстве реализуютс  путем последовательного выполнени  микрооперац сдвига и суммировани  (вычитани ) в сответствии с микропрограммами. 8. 2 записанными в микропрограммном блоке управлени . Недостатком указанного устройства  вл етс  низкое быстродействие при вычислении квадратного корн . Цель изобретени  - увеличение |быстродействи  вычислительного устройства при выполнении операции извлечени  квадратного корн . Поставленна  цель достигаетс  тем, что вычислительное устройство, содержащее регистр-аккумул тор, групцу k регистров-операндов, микропрограммный блок управлени , арифметикологический блок и коммутатор, причем выход коммутатора подключен к первому информационному входу ариметикр-логического блока, выход результата которого соединен с информационными входами регистров-операндов группы, выходы которых подключены к соответствующим информационным входам коммутатора, (k+1)-й информационньй вход которого соединен с вторым информационным входом арифметико-логического блока и с выходом регистра-аккумул тора , входом под:.:люченного к выходу результата арифметико-логического блока, выходы сдвига влево, сдвига вправо и переноса которого соединены соответственно с входами с первого по третий логических условий микропрограмного блока управлени , вькоды операционных полей которого с первого по (и+3)-й соединены соответственно с управл ющими входами регистровоперандов группы, регистра-аккумул тора , коммутатора и арифметико-логи- ческого блока, содержит коммутатор цифры результата, причем выходы двух старших разр дов регистра-аккумул тора соединены с информационным входом коммутатора цифры результата, выход которого соединен с четвертым входом логических условий микропрограммного блока управлени , (и+4)-й выход операционных полей которого соединен с управл ющим входом коммутатора цифры. На фиг. 1 представлена схема вычислительного устройства; на фиг.2 диаграмма алгоритма вычислени  квадратного корн . Вычислительное устройство содержит регистр-аккумул тор 1, группу 2 регистров-операндов, коммутатор 3, арифметико-логический блок 4, микропрограммный блок 5 управлени , коммутатор 6 цифры результата, выходы 7 - 10 результата, сдвига влево, вправо и три переноса блока 4. Коммутатор 6 цифры результата состоит из элементов И, первые вход которых подключены к выходам регист ра-аккумул тора 1, а вторые входы к выходу микропрограммного блока 5 управлени . Вычислительное устройство работает следующим образом. Арифметические операции в вычислительном устройстве осуществл ютс  I путемпоследовательного выполнени  микроопераций сдвига и суммировани  (вычитани ) в соответствии с микропрограммами , записанными в микропрограммном блоке 5 управлени . Ветвление программ осуществл етс  в зависимости от значений сигналов, поступающих в определенный момент времени с выходов переноса, сдвига влево или вправо арифметико-логического блока 4. Кроме того, ветвление программ может производитьс  по сигналам , поступающим на входы микропрограммного блока управлени  5 с выхода коммутатора 6 цифры результата. Выполнение операций сдвига, сложени , вычитани , умножени , делени  и пересылки не отличаетс  от выполнени  данных операций в устройствепрототипе . Сдвиг влево или вправо в регистре-аккумул торе 1 или в регистрахоперандах 2.1-2.k может быть осуществлен за один такт. При этом операнд вьщаетс  из нужного регистра через коммутатор 3 на арифметикологический блок 4, где сдвигаетс  влево или вправо, а с выхода результата арифметико-логического блока записываетс  в тот же регистр. Сложение (вычитание) содерзшмого двух регистров также осуществл етс  за один такт. При этом в качестве регистра одного операнда всегда исполь зуетс  регистр-аккумул тор 1. Второй операнд может находитьс  в любом регистре-операнде 2.1-2.k. Результат суммировани  (вычитани ) может быть записан только в те регистры, в которых находились операнды. Пересыпка из регистра в регистр производитс  за один такт. При этом информаци  из регистра 2.1-2.3 передаетс  в ариф метико-логический блок 4, с выходов которого записываетс  в нужньй регистр .. При выполнении операции извлечени  квадратного корн  () вычислительное устройство работает в соответствии со следукицим алгоритмом: , 2Ro(x-1); Дл  ,п вьтолнить п.п. 3-5; -1 при 2R;. -2 у О при -2- « . Т 1 при 2R,- 2) ,-Y., у,.-у,- 2-- ; .. Yi Yj., - -2-Vy, - слово, содержащее только i где старших разр дов результата; у - очередна  цифра результата; Ri - очередной остаток. Микропрограмма выполнени  операции извлечени  квадратного корн  реализуетс  по диаграмме алгоритма фиг.2. Дл  вычислени  необходимы, наприер , регистры 2.1, 2.2 и 2.3 дл  ранени  - Yo,R,2. В исходном сосо нии величина 2Ro(x-1) хранитс  регистре-аккумул торе 1, в регисте 2 . 1 записана 1, регистр 2.2 обулен , а в регистре 2.3 записана еличина 2 .. Соответствие значений старших азр дов 2R,-., (знакового г и старего разр да дробной части z, ) очередного разр да результата у риведено в таблице. Операци  извлечени  квадратного орн  выполн етс  за п циклов. Цикл остоит из нескольких тактов, в кажом из которых выполн етс  только дна микроопераци .

Перед началом выполнени  каждого цикла микропрограммный блок 5 управлени  вьщает сигнал на управл ющий вход коммутатора 6 цифры результатов, анализирует значение двух старших разр дов , поступающих с выходов коммутатора 6 цифры результата, которые представл ют собой значение очередного разр да yj . В зависимости от этого осуществл етс  ветвление микропрограммы. Кроме того, сигналы с выходов коммутатора 6 цифры результата могут быть вьщаны из устройства. Действи  в каждом такте описаны в диаграмме алгоритма на фиг. 2, обозначени  в которой соответствуют схеме вычислительного устройства на фиг.1.

При у 1 и у; -1 цикл состоит из восьми тактов, при у 0 цикл состоит из двух тактов.

В результате выполнени  п циклов в регистре 2.1 формируетс  результат. Конец операции определ етс  микро , программным блоком 5 управлени  по единичному значению сигнала, формируемого при сдвиге вправо регистра 2.3.

Положительный эффект изобретени  10 по сравнению с прототипом состоит

в сокращении примерно в 1,5 раза времени вычислени  квадратного корн  за счет незначительных аппаратурных затрат.

15 Кроме того, результат в данном вычислительном устройстве вычисл етс , начина  со старших разр дов, значени  которых формируютс  на выходах коммутатора 6 цифры результата 20 что позвол ет сразу производить его дальнейшую обработку.

Фа.-/

Claims (1)

1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее регистр-аккумулятор, группу из к регистров-операндов, микропрограммный блок управления, арифметико-логический блок й коммутатор, причем выход коммутатора подключен к первому информационному входу арифметико-логического блока, выход результата которого соединен с информационными входами регистра операндов группы, выходы которых подключены к соответствующим информационным входам коммутатора, (к+1)-й информацион ный вход которого соединен с вторым информационным входом арифметикологического блока и с выходом регистра-аккумулятора, входом подключенного к выходу результата арифметикологического блока, выходы сдвига влево, сдвига вправо и переноса которого соединены соответственно с входами с первого по третий логических условий микропрограммного блока управления, выходы операционных полей которого с первого по (к+3)-Й соединены соответственно с управляющими входами регистров-операндов группы, регистра-аккумулятора, коммутатора и арифметико-логического блока, отличающееся тем, что, с целью увеличения быстродействия вычислительного устройства при выполнении операции извлечения квадратного корня, оно содержит коммутатор цифры результата, причем выходы двух старших разрядов регистра аккумулятора соединены с информационным входом коммутатора цифры результата, выход которого соединен с четветрым входом логических условий микропрограммного блока управления, (к+4)-й Выход операционных полей которого соединен с управляющим входом коммутатора цифры результата.