SU419891A1 - Арифметическое устройство в системе остаточных классов - Google Patents
Арифметическое устройство в системе остаточных классовInfo
- Publication number
- SU419891A1 SU419891A1 SU1769317A SU1769317A SU419891A1 SU 419891 A1 SU419891 A1 SU 419891A1 SU 1769317 A SU1769317 A SU 1769317A SU 1769317 A SU1769317 A SU 1769317A SU 419891 A1 SU419891 A1 SU 419891A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- operands
- sign
- result
- code
- control
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к обласги вычислительной техиики и иредиазначено дл исно.чьзовани в цифровых вычислительных машинах , использующих форму представлени чисел в системе остаточных классов.
Известно арифметическое устройство, содержит два регистра дл размещени операндов, комплект таблиц, схемы передачи операндов на комплект таблиц в пр мом коде, схемы передачи вычитаемого на комплект таблиц в дополнительном коде, дешифраторы умножени , регистр дл храиени выходной ннформации и устройство контрол и определени знака.
Нелдостатками известного устройства вл ютс : необходимость использовани искусственной формы представлени чисел, иеполное использование диапазона представл емых чисел , певозможпость проведени онераций и над мантиссами, и над знаками чисел.
С целью расширеии .функциональиых возможиостей и повышени быстродействи устройство дополнительно содержит схему определени знака и управлени схемами передач операидов, логическую схему «Р1ЛИ, а в регистры записи операидов и в регистр хране ии результата операции введены дополнительные разр ды знака числа, выходы знаковых разр дов регистров записи операпдов соединены со схемой определепи знака и управ2
лени схемой передачи оиераидов, выходы которой подсоединены к схемам передачи операндов и к иерво.му входу схе.мы «ИЛИ, выход схемы «ИЛИ соедннен со знаковым разр дом регистра хранени результата онерации , а второй вход с.чел-ы «ИЛИ соединен с выходом схемы коптро.т .
Иа чертеже приведена схема предлагаемого устройства.
Устройство содерл ит: схему выдачи результата операции в пр мом коде 1, схему выдачи результата операции в дополпительном кодо 2, регистр храненн результата операции с разр дом знака 3, схе.му «ИЛИ 4, схему контрол 5, блок пам ти (комплект таблиц) б, схему передачи первого операнда на гюмплект таблиц в нр мом коде 7, схему передачи первого операида на комплект таблнц в донолнительном коде 8, дешнфратор у.множени (первого операнда) 9, схему передачи второго операнда на ко.мплект таблнц в нр мом коде 10, схе.му передачн второго операнда на комплект таблиц в дополнительном коде 11, дешифратор умнол ени (второго онеранда) 12, схему определенн знака н управлени схемами передач операндов 13, регнстр первого операида с разр дом знака 14, регпстр второго операнда с разр дом знака 15, схему контрол и определени знака результата 16.
Устройство работает следующим образом.
При выполнении арифметических онераций на регистры операндов 14 и 15 занос тс операнды , выбираемые по адресам ai и а2 командного слова соответственно.
На схему определени знака и управлени схемами передач операндов 13 поступает информаци о знаках операндов с регистров размещени операндов 14 и 15 и символы команд («умножение, «сложение, «вычитание ) со схемы управлени .
В зависимости от символа команды и знаков операндов схема онределени знака и управлени схемами передач операндов 13 разрешает передачу информации с регистров размещени операндов 14 и 15 в блок пам ти таблиц б в пр мом коде через схемы передачи операндов в блок пам ти таблиц в пр мом коде 7 и 10 или в дополнительном коде через схемы передачи операндов в блок пам ти таблиц в дополнительном коде 8 и 11, или (при умножении) через дещифраторы умножени 9 и 12. Кроме того, указанна схема 13 формирует знак результата операции умножени , операции сложени , если знаки операндов одинаковые, и операции вычитани , если знаки операндов разные. Результат операции с блока пам ти таблиц 6 передаетс на регистр хранени результата операции 3 и на схему контрол 5, где осуществл етс нулевизацп полученного кода по всем основани м, обеспечивающим рабочий диапазон и выработку сигналов Y 0 или у и и 0 или . Сигналы или управл ют выдачей информации с регистра хранени результата операции 3 в пр мом коде через схему выдачи результата операции в пр мом коде 1 или в обратном коде через схему выдачи результата операции в дополнительном коде 2.
Оба операнда передаютс в блок пам ти таблиц в пр мом коде при выполнении операции умножени (через дешифраторы умножени ), при сложении, если операнды имеют одинаковые знакн, при вычитании, если знаки операндов разные (через схемы передачи операндов в пр мом коде). Если при вынолнении операции сложени первый операнд положителен , а второй отрицателен и при выполнении онераций вычитани оба операнда положительны , то первый операнд передаетс в пр мом, а второй .- в дополнительном коде. Если при выполнении операции сложени первый операпд отрицателен, а второй положителен и при выполнении операции вычитани оба операпда отрицательны, то первый операнд передаетс в дополнительном, а второй - в пр мом коде. Управление передачей операндов в том или ином коде осуществл етс схемой определени знака и управлени схемами передач операндов. При передаче обоих операндов в пр мом коде знак результата определ етс в схеме определени знака и управлени схемами передач операндов или в устройстве контрол , где осуществл етс кроме этого и. контроль правильности результата .
Контроль н определение знака требуют информационной избыточности, дл чего используетс контрольное основание pk. Если в блок нам ти оба операнда переданы в пр мом коде или число, переданное в пр мом коде, больше числа, переданного в дополнительном коде , то в устройстве контрол в результате ну10 левизации по всем основани м, обеспечивающим рабочий диапазон, будет получена цифра по контрольпому основанию и будет выработан сигнал . Если же число, нереданное в донолнительном коде, больше числа,
5 переданного в пр мом коде, то и результат операции будет получен в дополнительном ьпде . При этом в результате нулевизации по контрольному основанию будет получена цифра: dk (mod pk) и будет выработан
0 сигнал В случае, если в результате нулевизации цифра по контрольному основанию будет нолучена отлична от нул и от dk, то устройство контрол и определени знака результата выработает сигнал , свидетельствующий о том, что результат операции неправильный , т. е. вышел за пределы рабочего диапазона.
Сигнал 7 0 обеспечивает выдачу 15езультата онераций с регистра хранени результата операции в пр мом коде, а сигнал ---в дополнительном коде. В носледнем случае, поскольку результат на указанном регистре был получен в дополнительном коде, то информаци будет выдана в пр мом коде.
5 Введение знака числа, кроме расширени диапазона представлени чисел, упрощени арифметических операций и повышени удобства дл программиртов и обслуживающего персонала, открывает возможности по выполнению операций над знаками чисел или только над их мантиссами (например, формирование знака, действи над модул ми чисел, сдвиг арифметический и т. д.) Кроме того, в р де случаев операци нулевизации оказываетс излишней, что приводит к уменьшению времени выполнени операции. Исключение операции нулевизаци может производитьс программно (при умножении - специальным признаком в коде команды) или аппаратно
0 (при передаче обоих операндов в пр мом коде).
Введение знака требует наличие дополнительного разр да в регистрах арифметического устройства и пам ти машины. Этого можно
5 избежать, исключив из совокупности оснований системы счислени основание н использу этот разр д дл отображени знака. Это позволит ввести, например, вместо основани основание р 32, требующее
0 столько же разр дов как и основание . При этом диапазон представлени может быть расширен в 1,22 раза. Функции основани дл выполнени операции делени на 10 (округление) может выполн ть младший
разр д основани 32.
Предмет изобретени
Арифметическое устройство в системе остаточных классов, содержащее два регистра операндов, блок пам ти таблиц, дешифраторы умножени , схемы передачи операндов, регистр храпени результатов операции, схему контрол , схемы выдачи результатов операции , причем выходы регистров первого и второго операндов соединены через схемы передачи операндов и дешифраторы умножени с блоком пам ти таблиц, выходы блока пам ти таблиц соединены с входами регнстра хранени результата операции и входами схемы контрол , выходы схемы контрол и регистра хранени результата операции соединены со схемами выдачи результата операций , отличающеес тем, что, с целью расширени функциональных возмож 1остей н повышени быстродействи , устройсгво содержит донолннтельно схему определени знака и управлени схемами передач операндов, логическую схему «ИЛИ, а в регистры записи операндов и в регистр хранени результата операции введеиы дополнительные разр ды знака числа, выходы знаковых разр дов регистров записи операндов соединены со cxeMoii
определени знака и управлени схелюи передачи операндов, выходы которой подсоединены к схемам передачи операпдов и к первому входу схемы «ИЛИ, выход схемы «ИЛИ соединен со знаковым разр дом регистра хранени результата операции, а второй вход схемы «ИЛИ соединен с выходом схемы контрол .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1769317A SU419891A1 (ru) | 1972-04-06 | 1972-04-06 | Арифметическое устройство в системе остаточных классов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1769317A SU419891A1 (ru) | 1972-04-06 | 1972-04-06 | Арифметическое устройство в системе остаточных классов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU419891A1 true SU419891A1 (ru) | 1974-03-15 |
Family
ID=20509585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1769317A SU419891A1 (ru) | 1972-04-06 | 1972-04-06 | Арифметическое устройство в системе остаточных классов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU419891A1 (ru) |
-
1972
- 1972-04-06 SU SU1769317A patent/SU419891A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4354249A (en) | Processing unit for multiplying two mathematical quantities including at least one complex multiplier | |
US3822378A (en) | Addition-subtraction device and memory means utilizing stop codes to designate form of stored data | |
KR830008239A (ko) | Rom을 사용하여 10진 승재연산을 수행하는 데이터 프로세서 | |
US4020467A (en) | Miniaturized key entry and translation circuitry arrangement for a data processing unit | |
US3859514A (en) | Arithmetic operation and trailing zero suppression display unit | |
SU419891A1 (ru) | Арифметическое устройство в системе остаточных классов | |
US3578961A (en) | Preconditioned divisor for expedite division by successive subtraction | |
GB1105694A (en) | Calculating machine | |
GB794171A (en) | Electronic calculating apparatus | |
SU588561A1 (ru) | Ассоциативное запоминающее устройство | |
SU411452A1 (ru) | ||
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU1120347A1 (ru) | Арифметическое устройство дл процессора быстрого преобразовани Фурье | |
SU368601A1 (ru) | Устройство управления умножением и делением | |
SU1056183A1 (ru) | Устройство дл делени чисел | |
US3813623A (en) | Serial bcd adder | |
SU1170448A1 (ru) | Вычислительное устройство | |
SU748409A1 (ru) | Устройство дл умножени двоично- дес тичных чисел | |
SU491946A1 (ru) | Устройство дл извлечени корн -ой степени | |
SU1748152A1 (ru) | Вычислительное устройство | |
SU898423A1 (ru) | Устройство дл делени двоичных чисел | |
SU511590A1 (ru) | Устройство дл делени чисел | |
SU744591A1 (ru) | Устройство дл обработки сейсмических данных | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU1119006A1 (ru) | Устройство дл делени чисел |