SU411452A1 - - Google Patents

Description

1

Насто щее изобретение относитс  к области вычислительной техники и может быть использовано в арифметических устройствах, использующих циркул ционные регистры, дл  выполнени  округлени  результатов при операци х умножени  и делени  над числами, представленными в форме с автоматической зап той с переменной фиксацией.

Известны устройства умножени  и делени  с округлением результата, состо щие из циркул ционного накопител , соединенного с последовательным суммирующим устройством, и схем «И.

Недостатком известных устройств  вл етс  отсутствие возможности фиксации зап той в произвольном разр де.

С целью расширени  функциональных возможностей в устройство введены схема управлени  записью кода округлени , состо ща  из переключател  положени  зап той, формировател  сигнала положени  зап той и анализатора момента округлени , а также формирователь кода округлени , причем выход переключател  положени  зап той соединен со входом формировател  положени  зап той, выход которого подключен к первому входу первой схемы «И, второй вход которой соединен с выходом последовательного суммирующего устройства; выход первой схемы «И через анализатор момента округлени  соединен с

первым входом второй схемы «И, второй вход которой соединен с выходом формировател  кода округлени , причем выход второй схемы «И соединен со входом циркул ционного накОпител .

На чертеже приведена схема предлагаемого устройства умножени  и делени  с округлением результата. Устройство умножени  и делени  чисел с

округлением результата содержит схему управлени  записью кода округлени  1, формирователь кода округлени  2, схему «И 3, причем выход формировател  кода округлени  2 и выход схемы управлени  записью кода

округлени  1 через схему «И 3 подсоединены к входу циркул ционного накопител  4, выход которого соединен со входом последовательного суммирующего устройства 5. Схема синхронизации и управлени  операци ми 6 обеснечивает выработку необходимых тактовых сигналов управлени  дл  выполнени  операций умножени  и делени .

Циркул ционный накопитель состоит из регистра хранени  множимого и делител  7 и

регистров 8, 9.

Регистры 8, 9 образуют (2n-f2)-разр дный кольцевой регистр дл  хранени  текущего остатка и частного при операции делени , а также дл  хранени  множител  и частичных

произведений при операции умножени . Выходы регистров 8, 9 соединены со вторым входом схемы 10.,,

Последовательное суммирующее устройство 5 состоит из одноразр дной схемы двоичнодес тичного сложение-вычитани  10, носледовательно соединенной со схемой сдвига информации 11.

В состав схемы управлени  занисью кода округлени  входит переключатель положени  зап той 12, соединенный с формирователем сигнала положени  зап той 13, который через схему «И 14 соединен с анализатором момента округлени  15.

Дл  по снени  работы рассмотрено устройство , работающее в двоично-дес тичном коде 8421, при этом основание системы счислени  , количество фиксированных переключателем положени  зап той 12 разр дов f 3, общее количество разр дов числа п 7.

Устройство работает следующим образом.

При выполнении операции умножени  двух дес тичных чисел с округлением результата множимое находитс  в регистре 7, множитель - в регистре 8. Операци  умножени  начинаетс  с кольцевого сдвига содержимого регистров 8, 9 до попадани  в (п+1)-й разр д регистра 9 первой значащей цифры множител , причем в первый разр д регистра 8 записываетс  маркер конца множител . Код маркера выбираетс  отличным от разрещенных двоичных комбинаций, прин тых дл  представлени  дес тичных-цифр в коде 8421. Предположим, что код маркера есть (1111)2. Умножение ведетс , начина  со старщих разр дов множител , путем последовательных вычитаний единицы из текущей цифры множител , наход щейс  в (п+1)-м разр де регистра 9 и одновременного сложени  всех разр дов , за исключением (п+1)-го разр да, регистров 7, 8. Получение нулевой текущей цифры множител  в (п+1)-м разр де регистра 9 означает переход к сдвигу влево всей информации , содержащейс  в регистрах 8, 9. Во врем  сдвига влево содержимого регистра 9 производитс  проверка положени  маркера конца множител  относительно потенциала Р (п-f+1), вырабатываемого формирователем сигнала положени  зап той 13 в соответствии с состо нием переключател  положени  зап той 12.

Потенциал Р (п-f+l) имеет длительность одного дес тичного места, и временное расположение его по отнощению к информации, циркулирующей в регистре 9, зависит только от величины f, т. е. количества зафиксированных дробных разр дов.

Схема «И 14 фиксирует момент совпадени  маркера в регистре 9 с потенциалом Р (п-f+l). Это означает, что на месте Р1 регистра 8 в этот момент находитс  (ч-1)-й дробный разр д вычисл емого произведени , так что но сигналу с выхода схемы 14 схемой 15 разрещаетс  запись кода округлени  через схему 3 в регистр 8. Сложение кода округлени  с (f+l)-M разр дом произведени  осуществл етс  автоматически в нроцессе вычислени  произведени .

Попадание маркера конца множител  в .(п4-1)-й разр д регистра 9 означает конец вычислени  произведени , так как уничтожены все цифры множител . После этого производитс  нормализаци  результата, т. е. правильное размещение относительно фиксированной зап той с помощью сдвигов информации в регистрах 8, 9.

Операци  делени  начинаетс  с циклических сдвигов содержимого регистра 8 и регистра 9 и одновременного сравнени  содержимого регистра 8 и регистра 7. В первом цикле сдвига в разр де Р (п-f) регистра 9 записываетс  маркер (1111)2. Собственно деление выполн етс  путем последовательных вычитаний из содержимого регистра 8 содержимого регистра 7 и формировани  текущей цифры частотного накоплением в (.п+1)-раз-., р де регистра 8 единицы при каждом успещном вычитании. По окончании цикла получени  текущей-цифры частного и восстановлени  остатка включаютс  циклические сдвиги содержимого регистров 8, 9 с одновременным сравнением информации врегистрах 8, 7 до тех пор, пока не по витс  возможность успещного вычитани  из содержимого регистра 8 содержимого регистра 7. Операци  продолжаетс  до попадани  маркера в ()-й разр д регистра 9. Это означает, что осталось вычислись ()-й разр д частного. Схема совпадени  14 фиксирует этот момент и по сигналу с выхода схемы 14 разрещаетс  через схемы 15 и 3 запись кода округлени  в (п4-1)-й разр д регистра 8, таким образом в следующем цикле вычитаний при получении (f+l)-го. разр да текуща  цифра частного прибавл етс  уже к коду округлени  («5). При обра- зовании п ти или больще единиц в данном разр де автоматически образуетс  единица переноса в 1-й разр д регистра 9.

После этого производитс  нормализаци  результата, т. е. нравильное размещение относительно фиксированной зап той с помощью сдвигов информации в регистрах 8, 9.

Предмет изобретени 

Устройство умножени  и делени  с округланием результата, содержащее циркул ционный накопитель, соединенный с последовательным суммирующим устройством, и схемы «И, отличающеес  тем, что, с целью расщирени  функциональных возможностей, в него введены схема управлени  записью кода округлени , состо ща  из переключател  положени  зап той, формировател  сигнала положени  зап той и анализатора момента округлени , и формирователь кода округлени , причем выход переключател  положени  зап той соединен со входом формировател  положени  зан той, выход которого подключен к первому входу первой схемы «И, второй вход

которой соединен с выходом последовательного суммирующего устройства, а выход через анализатор момента округлени  соединен с нервым входом второй схемы «И, второй вход

которой соединен с выходом формировател  кода округлени , нричем выход второй схемы «И соединен со входом циркул ционного накопител .