SU962927A1 - Конвейерное устройство дл вычислени функции Y=е @ - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в качестве специализированного процессора вычислительной системы высокой производительности, построенной на основе больших интегральных схем, дл  вычислени  функции 7 6,

При цифровой обработке сигналов, например в задачах, св занных с обработкой физической информации, требуетс  выполн ть операции вычислени  экспоненциальной функции над массивами чисел. Причем в системах реального времени при исследовании быстропротекающих. процессов требовани  к быстродействию выполнени  данной операции очень высоки.

Известно устройство дл  вычислени  функции вида у е , содержащее регистр аргумента, блок маскировани  аргумента, блок посто нной пам ти , блок оперативной пам ти, блок выделени  младшей зоны аргумента, блок управлени , блок определени  нулевых значений аргумента, блок умножени  t13

Недостатком известного устройства  вл етс  низкое быстродействие, поскольку экспоненциальна  функци 

здесь, вычисл етс  по итерационной формуле, причем, в каждой итерации используетс  врем емка  операци  умножени .

Наиболее близким по технической сущности к изобретению  вл етс  устройство , содержащее первый и второй регистры, первый и второй сумматоры, блок сдвига, промежуточный регистр

10 дл  кратковременного хранени  констант , блок пам ти дл  хранени  .констант, счетчик адреса, блок микропрограммного управлени .

Данное устройство аппаратно реали15 зует операцию вычислени  функции у е . Быстродействие данного устройства при вычислении функции у 6 не превышает времени Т. 2,5nt(., где п - разр дность обрабатываемых

20 операндов, t, - врем  суммировани 

двух чисел на сумматоре. При реализации данного устройства необходим блок пагл ти дл  хранени  2п констант, .а также микропрограмм блока микро25 программнбго управлени  С21.

Недостатком известного устройства  вл етс  низкое быстродействие и большие объемы дорогосто щих блоков пам ти дл  хранени  констант и

30 микропрограмм. Цель изобретени  - повышение быст родейств.г  II сокращение объема пам ти . Поставленна  цель достигаетс  тем, что в устройство, содержащее блок управлени , промежуточный регистр и выходной сумматор, первый вход которого соединен с пр мым выходом промежуточного регистра, дополнительно введены (2п-1) блоков вычислени  итераций (где п - разр дность аргумента), триггер, выходI ной коммутатор и выходной регистр, выход которого  вл етс  выходом устройства, управл ющий и информационный вхо.ды выходного регистра соединены соответственно с выходом бло ка управлени  и выходом выходного су1 1матора, второй вход которого соединен с выходом выходного коммутато ра, первый и второй управл ющие входы которого соединены соответственно синверсным и пр мым выходами тригге ра, первый и второй информационные входы выходного коммутатора соединены соответственно с пр мым и инверсным выходами промежуточного регистра первый и второй входы блока управлени  соединены соответственно с входом задани  длины массива и пуска устройства, -камсцый блок вычислени  итерации i содержит два входных ре гйстра, два промежуточных коммутатора и два промежуточных сумматора, причем первый и второй входы каждого промежуточного сумматора соединены соответственно с пр глым выходом соответствующего входного регистра и выходом соответствующего промежуточного коммутатора, первый и второй управл ющие входы промежуточных коммутаторов соединены соответственно с инверсным и пр мым выходами второго входного регистра, первый и второй информационные аходы первого промежу точного коммутатора соединены соответственно с пр мым и инверсным выхо цзмн первого входного регистра, упра л ющие входы первого и второго входных регистров соединены с выходом блока управлени , информационные входы первого и второго входных регистров первого блока вычислени  итерации соединены соответственно с входом начального значени  функции и входом аргумента устройства, выходы первого и второго промежуточных сумматоров К-го блока вычислени  итерации (,2...2п-2) соединены с информационными входами соответствен но первого и второго входных регистров (К+1)-го блока вычислени  итерации , выходы первого и второго промежуточных сумматоров (2п-1)-го блока вычислени  итерации соединены с информационными входами соответственно промежуточного регистра и триггера , управл ющие входы которых соединены с выходом блока управлени , первый и второй информационные входы второго промежуточного коммутатора К-го блока вычислени  итерации соединены с входами задани  констант соответственно In (1+2) и 2п (1-2 ) устройства. Блок управлени : содержит счетчик, элемент ИЛИ-НЕ, триггер, генератор импульсов и элемент И, выход которого соединен с выходом блока управлений и счетным входом счетчика, информационный вход и выход которого соединены соответственно с первым входом блока управлени  и входом элемента ИЛИ-НЕ, выход которого соединен с первым входом триггера, второй вход и выход которого соединены соответственно с вторым входом блока управлени  и первым входом элемента И, второй вход которого соединен с выходом генератора импульсов. На фиг. I дана блок-с5 ема конвейерного устройства на фиг. 2 - схема блока управлени . Конвейерное устройство дл  вычислени  функции у е содержит блок 1 вычислени  итерации, регистры 2 и 3 входные, коммутато1жл 4 и 5 промежуточные , сумматоры 6 и 7 промежуточные , регистр 8, промежуточный триггер 9, коммутатор 10 выходной, сумматор 11 выходной, регистр 12 выход ,иой, блок 13 управлени , входы 14 и 15 блока управлени  и выход 16 блока управлени . Блок 13 управлени  содержит триггер 17, генератор 18 импульсе, J, элемент И 19, счетчик 20- к элемент ИЛИ-НЕ 21. Алгоритм вычислени  е описываетс  следующими итерационными формулами; . V. х,.,, х.-е„(1..1-() .tsicjnx. , 1 I + 1 при i четном; где K(.i) (V) при i нечетном; которые при начальных значени х уо 1, Хо X дают после 2п итераций У1п eJ. Устройство работает следующим образом . в первом также в регистр 2 первого блока 1 записываетс  константа +1, а в регистр 3 поступает значение операнда х в обратном коде в форме с фиксированной зап той. Если , то 4 г то есть знаковый разр д регистра 3 равен единице. Управл нвдий сигнал, поступающий с пр мого выхода

знакового разр да регистра 3/ пропускает через коглмутатор 4 обратное значение содержимого регистра 2, сдвинутое на одни разр д вправо, на сумматор б и через схему коммутатора

5обратное значение кода Sn () 5 на сумматор 7. На сумматоре 6 производитс  сложение числа +1, хранимого

в регистре 2, с числом, поступающим с коммутатора 4. Поскольку это, число равно -0,1, и поступает в обратном 10 коде, то на выходе сумматора 6 получаетс  число 0,9. На су Фшторе 7 производитс  сложение обратных кодов операнда х, поступающего из регистра 3, и значени  In (1-2), то есть 15 производитс  вычитание из значени  X значени  In (,

Если же X О, то 4-1, то есть знаковый разр д регистра 3 равен нулю. Управл ющий сигнал, поступаю- 20 1дий с инверсного выхода знакового разр5ща регистра 3, пропускает через коммутатор 4 пр мое значение содержимого регистра 2, сдвинутое на один разр д вправо, на сумматор б, 25 и через коммутатор 5 обратное значение кода 2п (1+2) на сумматор 7. На сумматоре 6 число +1, хранимое в регистре 2, cy миpyeтc  с числом, поступающим с коммутатора 4, равным 0,1, то есть формируетс  число 1,1. На сумматоре 7 производитс  сложение обратных кодов операнда х, поступающего из регистра 3, и значени  Ь (1+2-).

Во втором такте производитс  за- ло пись результатов вычислений первого блока 1 ао второй: запись полученного на сумматоре б числа регистр.

2второго блока 1 и запись получен- : кого на сумматоре 7 числа в регистр 40

3второго блока 1. Одновременно в регистр 3 первого блока 1 поступает значение второго операнда.

В первом блоке 1 производитс  выполнение первой итерации над вто- 45 рым операндом, аналогичное выполненной в первом такте над первым операндом , а во втором блоке 1 выполн етс  втора  итераци  над первым операндом . В третьем такте результаты 50 вычислений, полученные во втором блоке 1, записываютс  в третий блок 1, а результаты первого блока 1 - во второй„ В регистр 3 первого блока 1 поступает третий операнд. В первом « блоке 1 выполн етс  перва  итераци  над третьим операндом, во втором втора  итераци  над зторым операндом, в третьем - треть  итераци  над первым операндомf причем в третьем блоке 1 промежуточный результат с коммутатора 5 поступает на сумматор

6со сдвиговым на два разр да вправо, а на сумматор 7 через коммутатор 5 поступают значени  In (1+2) или

In (1-2).65

В дальнейшем результаты предыду1ЦИХ блоков поступают в последующие блоки, а в первый блок поступает новый операнд и т.д., причем в каждом нечетном и следующем за ним блоке промежуточные результаты с коммутатора 4 поступают на сумматор б со сдвигом на один разр д вправо большим , чем в предыдущих двух блоках, а в выражени х логарифмов f которые подаютс  монтажным способом.на коммутатор 5, степень двойки возрастае на единицу.

В 2п-м такте сформированное на сумматоре б (2п-1)-го блока 1 выражение записываетс  в регистр 8, а содержимое знакового разр да сумматора 7 (2п-1)-го блока 1 переписы .ваетс  в триггер 9, сигналы с пр мого и инверсного выходов которого управл ют прохождением пр мого или инверсного значени  регистра 8 чере коммутатор 10 на сумматор 11 со сдвигом на (п-1) разр д.. На сумматоре 11 формируетс  значение искомо функции от первого операнда. Одновременно результаты обработкой iecex последующих операндов сдвигаютс  на одну ступень вниз и производитс  их обработке.

В (2п+1)-м такте на выходном регистре 12 получаетс  первый результат , и в дальнейшем в каждом такте на выходу будет по вл тьс  новый результат, то есть результат вычислни  функции от первого операнда массива чисел будет получен через 2п тактов, а от каждого последующего операнда массива - через один такт,

Тактовые импульсы, управл ющие работой устройства, генерирует блок 13 управлени . Устройство работает по конвейерному принципу, поэтому в каждом такте в него можно- вводить новый операнд, а на выходе получать новый результат вычислени . При обработке массивов чисел быстродействие устройства определ етс  длительностью такта обработки данных, котора  равна задержке в одном блоке 1 устройства и определ етс  выражением .

см ком

где tpM - врем  суммировани  на сум

маторе,

ком задержка информации коммутатором .

Видно, что по быстродействию . предлагаемое устройство значительно превосходит прототип при обработке массивов чисел. Быстродействие повышено в 2,5«п раз.

Claims (2)

1. Креме того, в предлагаемом устройстве нет необходимости хранить константы, количество которых равно 2п , в блоках пам ти, поскольку они подаютс  на кслимутаторы устройства монтажным способом, а также не нужен блок пам ти дл  хранени  микропрограмм сложного блока микропроrpaiMMHoro управлени , так как управ ление устройством осуществл етс  от простого блока управлени . Формула изобретени  1. Конвейерное устройство дл  вы числени  функции У е , содержащее блок управлени , промежуточный регистр и выходной сумматор, первый вход которого соединен с пр мым выходом промежуточного регистра, о Фличающеес  тем, что, с целью повышени  быстродействи , в него введены (2п-1) блоков вычислени  итераций (где п - разр дность аргумента ) , триггер, выходной коммутатор и выходной регистр, выход которого  вл етс  выходом устройства, управл ющий и информационный входы выходного регистра соединены соответственно с выходом блока управлени  и выходом выходного сумматора, второй вход которого соединен с выходом выходного коммутатора, первый и второй управл ющие входы которого соединены соответственно с ин.версным и пр мым выходами триггера , первый и второй информационные входы выходного коммутатора соединены соответственно с пр мым и инверсным выходами промежуточного регистра, первый и второй входы блока управлени  соединены соответ;ственно с входом задани  длины массива и пуска устройства, каждый блок вычислени  итерации содержит два входных регистра, два промажуточных коммутатора и два промежуточных сумматора, причем первый и второй входы каждого промежуточного сумматора соединены соответственно с пр мым выходом соответствующего входного регистра и выходом соотве ствующего промежуточного коммутато ра, первый и второй управл ющие входы промежуточных коммутаторов соединены соответственно с инверсньм и пр мым выходами второго вход ного регистра, первый и второй информационные входы первого прсмлежу точного коммутатора соединены соответственно с пр мым и инверсным выходами первого входного регистра, управл ющие входы первого и второго входных регистров соединены с выходом блока управлени / информационные входы первого и второго входных регистров первого Ьлока вычислени  итерации соединены соответственно с входом начального значени  функции и входом аргумента устройства, выходаа первого и второго промежуточных сумматоров К-го блока вычислени  итерации (,2,..,2п-2) соединены с информационными входами соответственно первого и второго входных регистров (К+1)-го блока вычислени  итерации, выходы первого и второго промежуточных сумматоров (2п-1)-го блока вычислени  итерации соединены с информационными входами соответственно промежуточного регистра и триггера, управл ющие входы которых соединены с выходом блока управлени , первый и второй информационные входы второго промежуточного коммутатора К-го блока вычислени  итерации соединены с входагли задани  констант соответственно 2п (1+2-) и 2п (1-2) устройства . 2. Устройство по п.1, о т л и чающеес  тем, что блок управ- . лени  содержит счетчик, элемент ИЛИ-НЕ, триггер, генератор импульсов и элемент И, выход которого соединен с выходом блока управлени  и счетным входом счетчика, информационный вход и выход которого соединены соответственно с первым входом блока управлени  и входом элемента ИЛИ-НЕ, выход которого соединен с первым входом триггера, второй вход и выход .которого соединены соответственно с вторым входом блока управлени  и первым входом элемента И, второй вход которого соединен с выходом генератора импульсов. Источн жи информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР №631924, кл. G 06 F 7/556, 1978.
2. 2.Байков В.Д., Смолов В.Б. Аппаратурна  реализаци  элементарных функций в УВМ. Из-во Ленинградского университета, 1975.

   /J

   /Л

   го I

   /5

   -

   /5