SU1656526A2 - Устройство дл сложени -вычитани чисел с плавающей зап той - Google Patents

Устройство дл сложени -вычитани чисел с плавающей зап той Download PDF

Info

Publication number
SU1656526A2
SU1656526A2 SU894702276A SU4702276A SU1656526A2 SU 1656526 A2 SU1656526 A2 SU 1656526A2 SU 894702276 A SU894702276 A SU 894702276A SU 4702276 A SU4702276 A SU 4702276A SU 1656526 A2 SU1656526 A2 SU 1656526A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
tetrads
elements
prediction
Prior art date
Application number
SU894702276A
Other languages
English (en)
Inventor
Людмила Петровна Герасимович
Анатолий Викторович Яковлев
Original Assignee
Предприятие П/Я М-5339
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5339 filed Critical Предприятие П/Я М-5339
Priority to SU894702276A priority Critical patent/SU1656526A2/ru
Application granted granted Critical
Publication of SU1656526A2 publication Critical patent/SU1656526A2/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  арифметико-логических устройств , обрабатывающих числа с плавающей зап той, умножителей и устройств делени  с плавающей зап той, контроль которых организуетс  по четности. Целью изо- бретени   вл етс  расширение функциональных возможностей за счет контрол  правильности предсказани  нулевых тетрад и формировани  мантиссы результата . Это достигаетс  введением в устройство, содержащее сумматор 1, сдвигатель 2, шифратор 3, блок 4 формировани  выходного переноса, группу блоков 5 предсказани  нулевых тетрад, группы блоков 6 формировани  четностей тетрад, блока 7 контрол  предсказани  нулевых тетрад и блока 8 контрол  мантиссы результата с соответствующими св з ми. Устройство предсказывает код нормализации на основе предсказани  нулевых тетрад и определени  количества подр д идущих нулевых тетрад. Предсказание нулевых тетрад осуществл етс  на по нове значений функций генераиии и передачи переноса и их инверсий каждой тетрады, и на основе значений переносов, вход щих в каждую тетраду. Устройство предсказывает четность каждой тетрады мантиссы результата и контролирует по чет ности предсказание кода нормапизации и формирование мантиссы результата. 2 з.п ф-лы, 5 ил. Ьл

Description

Изобретение относитс  к вычислительной технике, может быть использовано дл  построени  арифметико-логических устройств с плавающей зап той, умножителей и устройств делени  с плавающей зап той, контроль которых организуетс  по четности .
Цель изобретени  - расширение функциональных возможностей путем контрол  правильности предсказани  нулевых тетрад и формировани  мантиссы результата.
На фиг.1 приведена структурна  схема устройства дл  сложени -вычитани  чисел с плавающей зап той; на фиг.2 - функциональна  схема 1-го блока предсказани  нулевых тетрад группы; на фиг.З - функциональна  схема 1-го блока формировани  четностей тетрад группы; на фиг.4 - циональна  схема блока контрол  предсказани  нулевых тетрад; на фиг.5 - функциональна  схема блока контрол  мантиссы результата.
Устройство дл  сложени -вычитани  чисел с плавающей зап той (фиг.1) содержит сумматор, сдвигатель 2, шифратор 3, блок 4 формировани  выходного переноса, группу блоков 5 предсказани  нулевых тетрад, группу блоков 6 формировани  четностей
™л
СЛ О
с 
N3 О
N3
тетрад, блок 7 контрол  предсказани  нулевых тетрад, блок 8 контрол  мантиссы результата , информационные входы 9 первой группы устройства, информационные входы 10 второй группы устройства, вход 11 константы устройства, вход 12 задани  режима работы устройства, выход 13 кода нормализации устройства, информационные выходы 14 группы устройства, выход 15 переноса устройства, выход 16 ошибки кода нормализации устройства, выход 17 ошибки мантиссы результата устройства, причем информационные входы 9 первой группы и информационные входы 10 второй группы устройства соединены соответственно с первым и вторыми входами группы слснае- мых, входами сумматора 1 и с первой и второй группами информационных входов группы блоков 6 формировани  четностей тетрад, выходы которых соединены с вторыми группыми информационных входов блока 7 контрол  предсказани  нулевых тетрад и блока 8 контрол  мантиссы результата, выход которого  вл етс  выходом 17 ошибки мантиссы результата устройства, а информационные входы первой группы соединен с выходами суммы сумматора и с информационными входами первой группы сдвигзтел  2, выходы группы которого  вл ютс  информационными выходами 14 группы устройства, а вход направлени  сдвига которого соединен с входом 12 задани  режима работы устройства и с входом разрешени  шифратора 3, выход которого соединен с входом величины сдвига сдвига- тел  2 и  вл етс  выходом 13 кода нормализации устройства, выходы блоков 5 предсказани  нулевых тетрад и выход блока 4 формировани  выходного переноса соединены соответственно с информационными входами группы шифратора 3, выходы блоков 5 предсказани  нулевнх тетрад группы соединены с информационными входами первой группы блока 7 контрол  предсказани  нулевых тетрад, выход блока 4 формировани  выходного переноса соединен с первыми входами блока 5 предсказани  нулевых тетрад группы, с младшим информационным входом второй группы сдвигател  2 и  вл етс  выходом 15 переноса устройства, выходы групп условий возникновени  переносов из групп разр дов и распространени  переносов через группы разр дов сумматора 1 соединены соответственно с входами группы блока 4 формировани  выходного переноса, выходы условий возникновени  переносов в разр дах тетрад и распространени  переносов через разр ды тетрад сумматора 1 соединены с входами разр дов вторых входов соогпетствующих блоков 5 предсказани  нулевых тетрад группы, выходы тетрадных переносов сумматора 1 соединены соответственно с третьими входами блоков 5 предсказани 
нулевых тетрад, кроме младшего, группы и с младшими информационными входами третьих групп блоков 6 формировани  четностей тетрад, кроме младшего, группы, вход 11 константы устройства соединены с
0 третьим входом младшего блока 5 предсказани  нулевых тетрад группы, с информационными входами, кроме младшего, второй группы сдвигател  2 и с младшим информационным входом третьей группы младшего
5 блока 6 формировани  четностей тетрад группы, выходы пнутритетрчдных переносов сумматора 1 соединены соответственно со старшими информационными входами третьих групп блоков 6 формировани  чет0 ностей тетрад групп., выход блока 7 контрол  предсказани  нулевых тетрад  вл етс  выходом 16 ошибки кода нормализации устройства .
Блок 5 i предсказани  нулевых тетрад
5 (фиг.2) содержит с первого по дес тый элементы И 18-27, элемент ИЛИ 28, второй, третий и первый пходы 29-31 блока 5 i предсказани  нулевых тетрад, выход 32 блока 5 i предсказание нулевых тетрад.
ОБлок 6 I формировани  четносгей тетрад
(фиг.З) содержит с первого по четвертый сумматоры 33-36 по модулю два, третью группу информационных входов 37 и выход 38 блока 6 i формировани  четностей тет5 рад, причем информационные входы первой , второй и третьей групп блока 6i формировани  четностей тетрад соединены соответственно с входами сумматоров 34, 35 и 33 по модулю два, выходы которых
0 соединены соответственно с входами сумматора 36 по модулю два, выход которого  вл етс  выходом 38 блока 6 i формировани  четностей тетрад.
Блок 7 контрол  предсказани  нулевых
5 тетрад (фиг.4) содержит группу элементов И 39-41 и элемент ИЛИ 42.
Блок 8 контрол  мантиссы результата (фиг.5) содержит группу сумматоров 43-45 по модулю два и элемент ИЛИ 46, причем
0 информационные пходы первой группы по- тетрадно и информационные входы второй группы блока 8 контрол  мантиссы резуль- та i о соединены с входами соответствующих сумматоров 43-45 по модулю дпа группы.
5 выходы которых соединены с соответствующими входами элемента ИЛИ 46 выход которого  вл етс  «ыходом блока 8 контрол  мантиссы результата.
Сумматор 1 (фиг.1) предназначен дл  сложени  мантисс слагаемых поступающих
на информационные входы 9 первой группы и на информационные входы 10 второй группы устройства, и может быть реализован так же, как в устройстве-прототипе.
Сдвигатель 2 (фиг.1) предназначен дл  нормализующего сдвига мантиссы результата сложени -вычитани , т.е. сдвига влево- вправо этого результата на количество тетрад, определ емых величиной кода нормализации , поступающего с выхода шифра- тора 3. Сдвигатель 2 может быть реализован любым из известных способов, например, как в устройстве-прототипе.
Шифратор 3 (фиг.1) предназначен дл  формировани  кода нормализации, кото- рый формируетс  на основе информации о количестве нулевых тетрад, сигналы наличи  которых поступают с выходов группы блоков 5 предсказани  нулевых тетрад. Реализован шифратор 3 может быть любым из известных способов, например, как в устройстве-прототипе .
Блок 4 формировани  выходного переноса (фиг.1) предназначен дл  формировани  выходного переноса СВых устройства и может быть реализован, как в устройстве- прототипе.
Блок 5 I предсказани  нулевых тетрад (фиг.2) предназначен дл  формировани  сигнала наличи  нулевой тетрады в соответ- ствии с выражением (1), причем все блоки 5 I аналогичны:
Pi Gj+з Gn-2 Сн-1 Gi Пкз Тн-2 Тн-i Ti Gi-1
Свых VGH-3GH-2GH-lGiTn-3 Тн-2 Свых V G|±3
GU-2 Gi-t-1 Ti±3 Ti+2 CebixVGi+з Gi+2 Ti-ц TV
G|-1 Свых VGi+3 T|+2 Тн-l T| Ci-1 CebixVGl+3 Gi+2
Gi-н GI Tt+з Тн-2 TI+1 TI Ci-1 Свых-V Gi+з Gi+2 GI-H
T|+3 T|+2 T|+1 T| C|-1 CebixVGI-f3 G|+2 G| T|+3 Tl+2 T|+1 С|-1 СвыхУС|+з6|-Н G|T|+3TH-2 Cl-1 СвыхУС|+2
Gi-n Gi Тн-з Ci-1 Свых,(1)
где pi | 1 -тетрада нулева ;
-0 - тетрада не равна нулю; п - количество тетрад, равное N/4 (N - раз- р дность мантисс чисел);
GI+J, GI+J - функци  генерации переноса j-ro разр да 0 0, 1, 2, 3) и ее инверси  1-й тетрады;
TH-J, TI+J - функци  передачи переноса j-ro разр да и ее инверси  1-й тетрады;
См, См - входной перенос и его инвер- си  в 1-ю тетраду;
Свых. Свых - значение выходного переноса устройства и его инверси .
Блок б формировани  четностей тетрад (фиг.З) предназначен дл  формировани  четности 1-й тетрады в соответствии с выражением
Ri(S) - Ri(X) + Ri(Y) + Ri(C), (2)
где Ri(S) - четность i-й тетрады;
Ri(X), Ri(Y) - соответственно четность i-й тетрады первого и второго слагаемых;
Ri(C) - четность внутритетрадных переносов , включа  и входной перенос в 1-ю тетраду .
Кажда  из указанных четностей форми руетс  как сумма по модулю два соответствующих разр дов тетрады.
Блок 7 контро  предсказани  тетрад (фиг.4) предназначен дл  формировани  сигнала EI ошибки кода нормализации в соответствии с выражением
Ei Ro(S) P0V Ri(S) PiV.... Rn-i(S) Pn-i.(3)
где Ei
{0-,
1 1-
- нет ошибки; есть ошибка. Блок 8 контрол  мантиссы результата (фиг.5) предназначен дл  формировани  сигнала Е2 ошибки мантиссы результата в соответствии с выражением E2 Ro(S)+So + Si + S2 + (S)+
+ SN-4 + SN-3+SN-2 + SN-1,(4)
где Е2 JO - нет ошибки; И - есть ошибка.
Sm - m - разр д мантиссы результата (т О, 1,2 .... N-1).
Устройство дл  сложени -вычитани  чисел с плавающей зап той (фиг.1) работает следующим образом.
Работа при контроле.
Параллельно работе сумматора 1 ч ,%ч боте группы блоков предсказани  улоних тетрад в группе блоков 6 формировани  четностей тетрад формируютс  четности гет рад мантиссы результата, которм поступают на соответствующие входы блока 7 контрол  предсказани  нулевых тетрад и блока 8 контрол  мантиссы результата. Блок 7 контрол  предсказани  нулевых теюад сравнивает значени  четности i-й тетргды со значением сигнала наличии нулевой i-й тетрады и в случае совпадени  их значений формирует сигнал ошибки кода нормализации . Блок 8 контрол  мантиссы результата сравнивает значение четности 1-й тетрады :. действительной четностью i-й тетрады, значение которой формируетс  на основе значений разр дов этой 1-й тетрады, и в спу.ае их несовпадени  формирует сигнал ошибки мантиссы результата. Сигнал Ei ошибки кода нормализации поступает на выход 16 ошибки кода нормализации устройства с выхода блока 7 контрол  предсказани  нулевых тетрад, а сигнал Е2 ошибки мантиссы результата - на выход 17 ошибки мантиссы результата с выхода блока 8 контрол  мантиссы результата.
Технико-экономическое преимущество предлагаемого устройства по сравнению с устройством-прототипом заключаетс  в том, что код нормализации предсказываетс  дл  всех возможных величин мантисс слагаемых в режимах сложени  и вычитани , что достигаетс  применением блоков предсказани  нулевых тетрад оригинальной структуры.

Claims (3)

1.Устройство дл  сложени -вычитани  чисел с плавающей зап той по авт.св. № 1376080. отличающеес  тем. что, с целью расширени  функциональных возможностей путем контрол  правильности предсказани  нулевых тетрад и формировани  мантиссы результата, оно содержит группу блоков формировани  четностей тетрад , блок контрол  предсказани  нулевых тетрад и блок контрол  мантиссы результата , причем выход блока контрол  мантиссы результата  вл етс  выходом ошибки мантиссы результата устройства, перва  группа входов блока контрол  мантиссы результата соединена с выходами суммы сумма гора, информационные входы первой группы уст ройства соединены соответственно с информационными входами первых группы блоков формировани  четностей тетрад группы, информационные входы втор; / групп которых соединены соответственно с информационными входами второй группы устройства, выходы тетрадных переносов сумматора соединены соответственно с младшими информационными входами третьих групп блоков формировани  четностей тетрад, кроме младшего группы, младший информационный вход третьей группы младшего блока формировани  четностей тетрад группы соединен с входом константы устройства, выходы внутритетрадных переносов сумматора соединены соответственно со старшими информационными входами третьих групп блоков формировани  четностей тетрад группы, выходы блоков предсказани  нулевых тетрад группы соединены с соответствующими информационными входами первой группы блока контрол  предсказани  нулевых тетрад, выход которого  вл етс  выходом ошибки кода нормализации устройства, выходы блоков формировани  четностей тетрад группы соединены с соответствующими информационными входами вторых групп блока контрол  предсказани  нулевых тетрад и блока контрол  мантиссы результата.
2.Устройство поп.1,отличающее- с   тем, что блок предсказани  нулевых тетрад содержит с первого по дес тый элементы и и элемент ИЛИ, причем пр мой первый
вход блока предсказани  нулевыхтетрад соединен с первыми входами с первого по п тый элементов И, инверсный первый вход блока предсказани  нулевых тетрад оединен с первыми входами с шестого по дес тый элементов И, выходы элементов И с первого по дес тый соединены с соответствующими входами элемента ИЛИ, выход которого  вл етс  выходом блока
0 предсказани  нулевых тетрад, пр мой вход первого разр да второго входа которого соединен с вторыми входами второго, восьмого , дев того и дес того элементов И, инверсный вход первого разр да второго
5 входа блока предсказани  нулевых тетрад соединен с вторыми входами первого и ше- сюю элементов И, пр мой вход второго разр да второго входа блока предсказани  нулевых тетрад соединен с вторым входом
0 третье о и с третьими входами дев того и дес того элементов И, инверсный вход второго разр да второго входа блока предсказани  нулевых тетрад соединен с третьими входами первого, второго, шестого и с вто5 рым входом седьмого элементов И, пр мой вход третьего разр да второго входа блока предсказани  нулевых тетрад соединен с вторым входом четвертого и с четвертым входом дес того элементов И. инверсный
0 вход третьего разр да второго входа блока предсказани  нулевых тетрад соединен с четверыми входами первого, второго и шестого , с третьими входами тоетьего, седьмого и восьмого элементов И, пр мой вход
5 четвертого разр да второго входа блока предсказани  нулевых тетрад соединен с вторым входом п того элемента И, инверсный вход четвертого разр да второго входа блока предсказани  нулевых тетрад соеди0 нен с п тыми входами первого, второго и шестого, с че)вертыми входами третьего, седьмою, восьмого и дев тою, с третьим входом четвертого элементов И, пр мой вход п того разр да второго входа блока
5 предсказани  нулевых тетрад соединен с шестыми входами первого и шестого элементов И, инверсный вход п того разр да второго входа блока предсказани  нулевых тетрад соединен с п тыми входами третьего
0 и , едьмого, с четвертым входом четвертого и с третьим входом п того элементов И, пр мой вход шестого разр да второго входа блока предсказани  нулевых тетрад соединен с седьмыми входами первого и шестого,
5 с шестыми входами второго и седьмого элементов И, инверсный вход шестого разр да второго входа блоко предсказани  нулевых тетрад соединен с п тыми входами четвертого vi восьмого элементов И с четвертым входом п того элемента И, пр мой вход
седьмого разр да второго входа блока предсказани  нулевых тетрад соединен с восьмыми входами первого и шестого, с седьмыми входами второго и седьмого, с шестыми входами третьего и восьмого элементов И, инверсный вход седьмого разр да второго входа блока предсказани  нулевых тетрад соединен с п тыми входами п того и дев того элементов И, пр мой вход восьмого разр да второго входа блока предсказани  нулевых тетрад соединен с дев тыми входами первого и шестого, восьмыми входами второго и седьмого, с седьмыми входами третьего и восьмого, с шестыми входами четвертого и дев того элементов И, инверсный вход восьмого разр да второго входа блока предсказани  нулевых тетрад соединен с п тым входом дес того элемента И, пр мой третий вход блока предсказани  нулевых тетрад соединен с дес тым входом первого, с дев тым входом седьмого , с восьмым входом восьмого, с седьмым
входом дев того и с шестым входом дес того элементов И. инверсный третий вход блока предсказани  нулевых тетрад соединен с дев тым входом второго, с дес тым входом шестого, с восьмым входом третьего, с седьмым входом четвертого и с шестым входом п того, элементов И.
3. Устройство поп.1,отличающее- с   тем, что блок контрол  предсказани  нулевых тетрад содержит группы элементов И и элемент ИЛИ, причем информационные входы первой группы блока контрол  предсказани  нулевых тетрад соединены с пер- выми входами соответствующих элементов И группы, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого  вл етс  выходом блока контрол  предсказани  нулевых тетрад, ин- формационные входы второй группы которого соединены с вторыми входами соответствующих элементов И группы.
г
N3
SU894702276A 1989-06-06 1989-06-06 Устройство дл сложени -вычитани чисел с плавающей зап той SU1656526A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894702276A SU1656526A2 (ru) 1989-06-06 1989-06-06 Устройство дл сложени -вычитани чисел с плавающей зап той

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894702276A SU1656526A2 (ru) 1989-06-06 1989-06-06 Устройство дл сложени -вычитани чисел с плавающей зап той

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1376080 Addition

Publications (1)

Publication Number Publication Date
SU1656526A2 true SU1656526A2 (ru) 1991-06-15

Family

ID=21452781

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894702276A SU1656526A2 (ru) 1989-06-06 1989-06-06 Устройство дл сложени -вычитани чисел с плавающей зап той

Country Status (1)

Country Link
SU (1) SU1656526A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1376080, кл. G 06 F 7/50. 1986. *

Similar Documents

Publication Publication Date Title
US4707800A (en) Adder/substractor for variable length numbers
JPH0555894B2 (ru)
KR940008612B1 (ko) 2진수의 보수 발생 장치
US5122982A (en) Carry generation method and apparatus
US6085211A (en) Logic circuit and floating-point arithmetic unit
SU1656526A2 (ru) Устройство дл сложени -вычитани чисел с плавающей зап той
JPS5948421B2 (ja) パリティ予測回路
US7680874B2 (en) Adder
GB2173328A (en) Cmos subtractor
EP0539010B1 (en) Method and device for generating sum information/rounding control signal
JPH08161152A (ja) 浮動小数点演算装置
Fazlali et al. Fast architecture for decimal digit multiplication
US20210383264A1 (en) Method and Architecture for Fuzzy-Logic Using Unary Processing
KR970002596A (ko) 클럭 위상을 이용한 캐리증가 가산기
US6782406B2 (en) Fast CMOS adder with null-carry look-ahead
US5084835A (en) Method and apparatus for absolute value summation and subtraction
SU1667059A2 (ru) Устройство дл умножени двух чисел
SU746505A2 (ru) Устройство дл возведени двоичных чисел в третью степень
SU1003074A1 (ru) Устройство дл параллельного алгебраического сложени в знакоразр дной системе счислени
WO2011000799A1 (en) Multi-bit carry chain
CA2272194A1 (en) Method of determining a scaling factor
SU864280A1 (ru) Устройство дл сравнени двух п-разр дных чисел
RU1833864C (ru) Устройство дл суммировани чисел в дополнителььном коде с плавающей зап той
JPH01283624A (ja) プライオリティ・エンコーダ
US6301597B1 (en) Method and apparatus for saturation in an N-NARY adder/subtractor