SU557361A1 - Устройство дл потенцировани - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ПОТЕНЦИРОВАНИЯ

: . .

-Иаобретение относитс  к области вычислительной техники и может быть использовано дл  вычислени  антилогарифмических зависимостей (проведение операции потен/дирОВвн Г ) в цвоичной системе счислении.

Известио устройство дл  потенцировани , содержащее регистр сдвига, .счетчик, элемент ИЛИ, три элемента И, два триг гера , элемент задержки и генератор тактоы Гз1 импульсов jlj..

Недостатком устройства  вл етс  низка  точность вычислени .

Наиболее близким техническим решением к нзобретеншо вл етс  устройство дл  . потенцировани , содержащее два регистра блок сравнени  и триггер 2.

Недостатком устройства  вл етс  низка  точность вычислений с погрешностью ПО 8,5%, что не всегда приемлемо при решении р да задач.

Целью изобретени   вл етс  повышение точности работы устройства.

Эта цель достигаетс  за счет того, что в предложенное устройство введены допол1|1Ительно два сумматора, посто нное запоминающее устройство (ПЗУ), блок делени  и блок управлени . Первый выход первого сумматора соединен с первым информацион ным входом блока сравнени , второй информационный вход которого соединен с первым информационным входом первого сумматора и с выходом ПЗУ. Второй выход первого сумматора, выход блока сравнени  и выход триггера соединены с соответствук шими входами блока управлени . Вход второго сумматора соединен с информационным входом первого регистра и первым входом блока делени , второй вход которого соединен с выходом второго регистра. Выход

первого регистра соединен с информационным входом второго сумматора. Выход блока управлени  соединен с управл ющими входами первого и второго сумматоров, первого и второго регистров, блока сравнени ,

блока делени  и ПЗУ. Второй вход первого сумматора и вход триггера соединены с входными шинами, а выход блока делени  с выходной шиной.

На чертеже представлена блок-схема

устройства дл  потенцировани . Устройство содержит первый сумматор f ПЗУ 2, блок сравнени  3, второй сумматор 4, первый 5 и второй 6 регистры, блок целени  7, блок управлени  8 и триггер 9, Устройство работает следующим образом . В Исходном СОСТОЯНИЙ все разр ды всех регистров, сумматоров н триггера наход т- ей в нулевом состо нии. Значение .исход ного числа А, которое в общем случае представл ет величину Cogr, и которое необходимо преобразовать по антилогарвф- мической зависимости, заноситс  в сумматор 1, а его знак - в триггер знака 9. В сумматор 4 вводитс  величина 1,1(2) {1ц-2-j), где f 1, а в 6 заноситс  едишэда. Затем из разр дов сумматора 1, отведенных рл  целой части значе«; нк  А, если значение целой части не равно нулю, аычитаетс  единица на каждом такте до получени  нулевого значени  в этой части сумматора 1, Одновременно с этой операцией сннхротю в регистре 6 производитс  сдвиг единицы влево. Причем при выполнении этих операций должно вы полн тьс  следующее условие: при положительном исходном числе в регистре 6 кроме указанных сдвигов производитс  еще один дополннг-ельный в ту же сторону, а соцержкмое цробной части сумматора 1 нреобразуетс  в вополнителышй код, при отрицательном заданном числе дополнитель ный сдвиг в регистре 6 не производитс , а содержимое сумматора 1 остаетс  в пр мом коде. Во врем  перечисленных операций состо ние сумматора 4 и тригг.ера 9 не измен етс . Затем содержимое сумматора 1 сравниваетс  со значением константы d. , котора  выб1фаетс  из ПЗУ с помощью блока управлени  8 и подаетс  на вход блока сравнени  3. Обьем ПЗУ определ етс  числом к хран щихс  в нем констант -, где k - дисло разр дов разр дной сетки уст ройства , предназначенных дл  представлеНИН дробной части чисел. Если константа больше значени  содержимого сумматор 1, т.е. О, то производитс  сдвиг еди4 ниды дробной части сумматора 4 вправо Hd один разр д, а состо ние регистров 5 и 6 йе измен етс . Затем сравниваетс  содержимое сумматора 1 с очередным значением константы и если Oi то как и на предыдущем шаге единицы сумматора 4 сдвигаете на один разр д вправо без изменени  сост ни  регистров 5 и 6. Операции сравнени  содержимого сумма тора 1 с очередными значени ми о(.|-с соот етствующими последующими опе{ ади ми ровод тс  до тех пор, пока результат сравени  каждый раз дает нулевое значение ператора . В том случае, когда результат операции равнени  равен единице ( ), что оответствует тому, что значение ot том шаге меньше содержимого сумматора 3. двиг на сумматоре 4 не производитс ; а го значение дополнительно записываетс  в регистр 5. Затем из содержимого сумматора 1 вычитаетс  значение d-n по которому в этом проводилось сравнение, путем подачи с выхода ПЗУ 2 на вход сум- . матора. Далее полученное значение в сумматоре 1 сравниваетс  с очередным значением конс танты с.™,.Если результат сравнени  равен нулю, то содержимое всех регистров и сумматоров не измен етс . Если же на каком-то шаге результат сравнени  равен единице (1)., то из содержимого сумматора 1 вычитаетс  сравниваемое значение константы сА, причем содержимое сумматора 4 и регистра 6 не мен етс , а содержимое регистра 5 сдвигаетс  вправо в сторону младших разр дов , по числу проведенных операций сравнени , которое фиксирует блок 8 управлени . Эти процедуры повтор ютс  до тех пор, пока не будет проведено k сравнений, где k - разр дность дробной части чисел, с которыми оперирует устройство. Если в сумматоре 1 на каком-либо шаге по витс  значение, равное нулю, то проведение операций сравнени  прекращаетс . В результате проведенных процедур в сумматоре 4 находитс  делитель, а в регистре 6 - делимое. Делимое и делитель подаютс  на блок 7 делени , с выхода которого получаем исходный результат (частное ) х т.е. результат операции .потенцировани . Среднее врем  вычислени  антилогариф ма наибольшего исходного числа, которое можно записать в сумматор 1, составл ет пор дка сотни тактов. В то же врем  решение аналогичной задачи на универсальной ЦВМ с использованием библиотеки стандарт ных программ необходимо около 2000 тактов . Таким образом, быстродействие предлагаемого устройства повышено по сравнению с известными. Погрешность при потенцировании состоит из основных Погрешностей: погрешности вычислени  бесконечного произведени  Д и погрешности, св занной с ограничением разр дной сетки регистров при выполнении вычислений - Д - Д.