SU888131A1 - Процессор дл вычислени элементарных функций - Google Patents

Description

Изобретение относитс  к цифровой вычислительной технике и может бытЬ использовано в высокопроизводительных вычислительных машинах и в автономных вычислител х. Известен процессор параллельного де стви  с накапливающим сумматором lj который вычисл ет э;кментарные функци аппаратурным способом по послецовательно-параллельному алгоритму. Устройство еодержит три параллельных накапливающих сумматора, выполненных на трех perHcipax со счетным входом и одним общим управл ющим регистром, а также приемный регистр и параллельный сдвигатель. Недостатком такого процессора  вл етс  его низка  производительность. Наиболее близким техническим решением к изобретению  вл етс  процессор 2 , вьтолн ющий вычисление элементарных функций по параллельно-параллельн му алгоритму и содержащий три параллельных накапливающих сумматора, два сдвигател , два коммутатора, посто нное запоминающее устройство и устройство управлени , первый и второй выходы которого соединены соответственно с первым и вторым входами сумматоров третий и четвертый выходы устройства управлени  соединены соответственно с первыми входами сдвигателей и коммутаторов, а п тый выход соецинен с посто5шным запоминающим устройством, выход которого соединен с третьим входом первого накапливающего сумматора, а первые выходы сумматоре соединены с входом устройства управлени . Недостатком известного процессора  вл етс  низка  производительность. Например , на этом процессоре вычисление элементарных функций типа arcsih , агСС05, алгоритму цифра за цифрой можно выполн ть только за врем  четырех команд умножени , поскольку каждую итерацию приходитс  выполн ть за два этапа. На первом этапе определ етс  знак операции, а на втором этапе 3 произвооитс  собственно вычисление, при чем, кажаа  .итераци , выполн етс  оваж аы. Можно повысить производительность процессора в два раза, если совместить по времени выполнение первого и второг этапов. Целью изобретени   вл етс  повышени быстродействи . Поставленна  цель достигаетс  тем, что в устройство, содержащее три сумма тора, два с двигател , два коммутатора, блок пам ти и блок управлени , первый выход которого подключен к первым вхо Цам сумматоров, вторые входы которых соединены с вторым выходом блока управлени , вход которого соединен с первыми выходами сумматоров, третий выход блока управлени  соединен с первыми входами сдвигателей, четвертый выход блока управлени  соединен с управл ющими входами коммутаторов, п тый выход блока управлени  соединен с входом блока- пам ти, выход которого соединен с третьим входом первого сумматора, введен четвертый сумматор, первый и второй входы которого соединены с первым и вторым входами блока управлени  соответственно, третьи входы второго и четвертого сумматоров соединены с выходом первого с двигател , вход которого соединен с выходом первого коммутатора, третий вход третьего сумматора соединен с выходом вгорого сдвигател ; вторбй вход которого соединен с выходом второго коммутатора , первый и второй информационные входы которого соединены с вторыми входами второго и третьего сумматоров , первый и второй информационные входы первого коммутатора соедине ны со втфыми выходами третьего и второго сумматоров соответственно. Блок-схема устройства представлена на чертеже. Устройство содержит сумматоры 1 4 , с двигатели 5 и 6, коммутаторы 7 и 8, блок 9 пам ти и блок Ю управлени  Блок 10 содержит генератор импульсов дешифратор и группу элементов И-НЕ. Работу устройства рассмотрим на примере вычислени  функций ,, arccos, . Известно, что по численному методу цифра за цифрой функцию arcqiи можно вычистшть с использованием следующих рекуррентных формул: Х.-Х..€., Ш 1 .-eiN-. :.,--,,-x,., л I-i i Q ( 4) ае Q: - угловые константы, вычисленные предварительно по формуле Q -Qix-t Z оператор поворота вектора, определ ющий знак в операции, , еслис(. иначе е. -1. Индекс - характеризует номер итерации , причем кажда  итераци  должна выполн тьс  дважды. Максимальное количество итераций определ етс  выбранной разр дностью И процессора, т.е. лпц И. Линейные координаты вектора X и У будем вычисл ть соответственно на сумматорах 1 и 2, а угловую координа- ту - на сумматоре 3, Включенный четвертый сумматор 4 позвол ет свести операции определени  знака к простому анализу содержимого сумматоров . Дл  этого первые выходы сумматоров соединены с входом блока управлени , который на втором выходе формирует соответствующее значение дл  каждого сумматора. Сдвинутые значени  - и Х,( на ( -i -1) разр дов вправо соЪтветственно сдвигател ми 5 и 6 поступают на третьи входы сумматора. Непосредственное выполнение сложени вычитани  производитс  под воздействием синхронизирующих импульсов, поступающих на первые входы с первого выхода блока управлени . Разрешение дл  сдвига операндов X и У формируетс  третьим выходом блока управлени , а четвертый выход формирует сигналы Дл  коммутаторов 7 и 8, пропуска  на вход сдвигател  соответствующую координату вектора X или У, П тый выход устройства управлени  формирует а(чэеса константы , которые хран тс  в посто нном запоминающем устройстве . Начальные координаты вектора(Уо ,Vo-O,Xo-C,)зaпиcывaютc  в соответствующие сумматоры I, 2, 3 и 4, где 1C- коэффициент масштабировани , который вычисл етс  по формуле К--ПИ4 2 - )

Псюле вычислени  и двойных итераций по формулам 1-4 получаем следующие резуга гагы:

Xj V-l-v -cosc

Vv,

dLy,-arcsiM

Z-rOДл  вычислени  функций OrCCOS целесообразно записывать во второй сумматор. Такой прием позвол ет использовать всего одну св зь третьего входа сумматора 4 с выходом только одного сдвигател  6.

Таким образом, функциональные возможности процессора действительно позволили за врем  2 М сложений-вычитаний т.е. за врем  команд умножени  вычислить одновременно три элементарные функции, что приводит к значительному повышению его производительности.

Claims (1)

1. Авторское свидетельство СССР W 618740, кл. G 06 F 7/38, 1978.

2, Авторское свидетельство СССР N 525О86, кл. Q 06 F 7/38, 1976 (прототип).