SU615486A1 - Устройство дл логарифмировани - Google Patents

Устройство дл логарифмировани

Info

Publication number
SU615486A1
SU615486A1 SU772437226A SU2437226A SU615486A1 SU 615486 A1 SU615486 A1 SU 615486A1 SU 772437226 A SU772437226 A SU 772437226A SU 2437226 A SU2437226 A SU 2437226A SU 615486 A1 SU615486 A1 SU 615486A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
outputs
decoder
block
inputs
Prior art date
Application number
SU772437226A
Other languages
English (en)
Inventor
Борис Григорьевич Кадук
Станислав Иванович Рудковский
Original Assignee
Всесоюзный научно-исследовательский институт аналитического приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный научно-исследовательский институт аналитического приборостроения filed Critical Всесоюзный научно-исследовательский институт аналитического приборостроения
Priority to SU772437226A priority Critical patent/SU615486A1/ru
Application granted granted Critical
Publication of SU615486A1 publication Critical patent/SU615486A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

I
Изобретение относитс  к области вычислительной техники.
Известно устройство дл  логарифмировани  l содержащее запоминающий регист;р, сдвигаю11 1й регистр, блок вьлчисЛени  характеристики.
Такое устройство имеет низкое быстродействие и большой объем оборудовани .
Наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  логарифмировани  содержащее запоминающий регистр, выходы которого соединены с входом блока вычислени  характеристики, выходы которого соединены с входом регистра характеристики и сдвигающего регистра , вход которого и вход запоминающего регистра соединены с входом устройства , дешифратор, выходы которого через блок априорной информации соединены с входами регистра мантиссы.
Однако это устройство имеет недостаточную точность вычислени  логарифма .
Целью изобретени   вл етс  повышение точности вычислени  логарифма.
Поставленна  цель достигаетс  тем, что в устройство дополнительно введены элемент ИЛИ, группа элементов и и счетчик, причем входы элементов И группы соединены с выходами запоминающего регистра и блока вычислени  характеристики, выходы элементов И группы через элемент ИЛИ соединены со счетным входом счетчика, входы и выходы счетчика соединены соответственно с выходами сдвигающего регистра и входами дешифратора.
Блок-схема устройства приведена на чертеже.
Устройство содержит группу элементов И 1, запоминающий и сдвигающий регистры 2,3, блок 4 вычислени  .характеристики, регистры 5,6 характеристики и мантиссы, дешифратор 7, блок 8 априорной информации, счетчик 9 и элемент ИЛИ 10.
РассМсг1рим работу устройства при следующих технических характеристиках устройства:
Количество двоичных разр дов регистра 2 П + 1 10,

Claims (2)

  1. количество входов дешифратора 7 , т. е. количество априорных значений мантисс логарифмов чйсел вычисленных от N « V 2 равно мантиссы вычислены с точ .ностью до третьего дес тичного знака ( 0,000; 0,170; 0,322; 0,460; 0,585; 0,701; 0,808; 0,908). Пример 1. Дл  1 1-2°+ 1-2 3 показатель старшего значащего разр дато«1, значитРо 2 3sl, так как с соответствующего выхода блока 4 по витс  сигнал на включение триггера в регистре 5, соответствующего числу 1. Этому сигналу соответствует сдвиг кода числа N. на (-щ+-К ) +2 э и в дешифратор 7 на 2 разр да вправо введетс  код числа О + 0-2+ 12% которому соответствует соответствующа  выходна  шина, соединенна  через элементы ИЛИ блока 8 с единичными входами трех триггеров регистра 6, соответствующих числу 585, окончател ный резулъ1ат1о 3 1,585. П р и м е р 2. Дл У12 1 2+1-2+ 1-2 + 1-2 «:143 показатель старшего значащего разр да 7, значитЕд 143 7 ,... Сигналу с соответствующего выхода блока 4 соответству ет сдвиг кода числа К влево на ( + К )4 разр дов и в счетчик 9 запишетс  часть кода числа именно о - .. Одновременно на выходе одного из элементов И 1 по витс  сигнал, который через элемент ИЛИ 10 поступит на счетный вход счет чика 9, суммарный код последнего ста нет равным 1. На соответствующей выходной шине дешифратора 7, соединенной через элементы ИЛИ блока 8 с еди ничными входами трех триггеров регистра 6, соответствующих числу 170, по витс  сигнал - окончательный результат ,170. При отсутствии цепи: группа элементов И 1, элемент ИЛИ 10, счетчик в блок 8 дл  данного числового примера поступит сигнал с соответствующей выходной шины дешифратора 7, что будет соответствовать результату I, ,000. Учитыва  истинное значение 2,1552 нетрудно убедитьс  в более точном вычислении логарифмов чисел, использу  изобретение . Дл  достижени  подобного эффекта прототип должен обладать в два раза большим объемом априорной информации (К больше на единицу), чем предлагаемое устройство, что значительно увеличивает аппаратурные затраты (усложнение блока вычислени  характеристики , сдвигающего регистра, дешифратора , блока априорной информации ) . Формула изобретени  Устройство дл  логарифмировани , содержащее запоминающий регистр, выходы которого соединены с входом блока вычислени  характеристики, выходы которого соединены с входом регистра характеристики и сдвихающего регистра, вход которого и вход запоминающего регистра соединены с входом устройства, дешифратор, выходы которого через блок априорной информации соединены с входами регистра мантиссы, отличающеес и тем, что, с целью повышени  точности в него дополнительно введены элемент ИЛИ, группа элементов И и счетчик , причем входы элементов И группы соединены с выходами запоминающего регистра и блока вычислени  характеристики , выходы элементов И группы через элемент ИЛИ соединены со счетным входом счетчика, входы и выходы счетчика соединены соответственно с выходами сдвигающего регистра и входами дешифратора. Источники информации, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР 482768, кл. Q ОбТ 3/00, 1972.
  2. 2.За вка 2101037/18-24, nq которой прин то положительное решение, К.Л. G, 06 Р 15/20, 1975.
SU772437226A 1977-01-03 1977-01-03 Устройство дл логарифмировани SU615486A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772437226A SU615486A1 (ru) 1977-01-03 1977-01-03 Устройство дл логарифмировани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772437226A SU615486A1 (ru) 1977-01-03 1977-01-03 Устройство дл логарифмировани

Publications (1)

Publication Number Publication Date
SU615486A1 true SU615486A1 (ru) 1978-07-15

Family

ID=20689516

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772437226A SU615486A1 (ru) 1977-01-03 1977-01-03 Устройство дл логарифмировани

Country Status (1)

Country Link
SU (1) SU615486A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500869A (en) * 1979-09-26 1985-02-19 Siemens Aktiengesellschaft Method for conversion of linearly encoded into non-linearly encoded digital signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500869A (en) * 1979-09-26 1985-02-19 Siemens Aktiengesellschaft Method for conversion of linearly encoded into non-linearly encoded digital signals

Similar Documents

Publication Publication Date Title
US3564223A (en) Digital differential analyzer
US3725649A (en) Floating point number processor for a digital computer
GB1071726A (en) Improvements in or relating to calculating apparatus
SU615486A1 (ru) Устройство дл логарифмировани
GB1177405A (en) Calculating Machine with a Delay-Line Cyclic Store
US3293420A (en) Computer with compatible multiplication and division
SU1003082A1 (ru) Цифровое устройство дл вычислени логарифма числа
SU1410058A1 (ru) Устройство дл вычислени скольз щего среднего
SU926655A1 (ru) Устройство дл логарифмировани чисел
SU448461A1 (ru) Устройство дл делени чисел
SU1401456A1 (ru) Цифровое устройство дл вычислени логарифма числа
SU955053A1 (ru) Устройство дл делени
SU482768A1 (ru) Логарифмирующее устройство
SU742977A1 (ru) Цифровой дифференциальный анализатор
SU450166A1 (ru) Вычислитель разности двух чисел
SU541171A2 (ru) Двоичное устройство делени
SU809176A1 (ru) Устройство дл делени
SU805303A1 (ru) Цифровое устройство дл потенцировани
SU603996A1 (ru) Цифровой логарифматор
US3596255A (en) Display blanking apparatus
SU622087A1 (ru) Цифровой вычислитель функций синуса и косинуса
SU561184A1 (ru) Устройство дл вычислени корн четвертой степени
SU752355A1 (ru) Веро тностное устройство дл делени чисел
SU813414A2 (ru) Цифровое устройство дл логарифми-РОВАНи дВОичНыХ чиСЕл
SU734680A1 (ru) Арифметическое устройство