SU1667044A1 - Устройство дл ввода информации - Google Patents

Устройство дл ввода информации Download PDF

Info

Publication number
SU1667044A1
SU1667044A1 SU894732659A SU4732659A SU1667044A1 SU 1667044 A1 SU1667044 A1 SU 1667044A1 SU 894732659 A SU894732659 A SU 894732659A SU 4732659 A SU4732659 A SU 4732659A SU 1667044 A1 SU1667044 A1 SU 1667044A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
analog
output
information
outputs
Prior art date
Application number
SU894732659A
Other languages
English (en)
Inventor
Геннадий Иосифович Ромбак
Валерий Петрович Яновский
Original Assignee
Научно-Исследовательский Институт Ядерных Проблем При Белорусском Государственном Университете Им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Ядерных Проблем При Белорусском Государственном Университете Им.В.И.Ленина filed Critical Научно-Исследовательский Институт Ядерных Проблем При Белорусском Государственном Университете Им.В.И.Ленина
Priority to SU894732659A priority Critical patent/SU1667044A1/ru
Application granted granted Critical
Publication of SU1667044A1 publication Critical patent/SU1667044A1/ru

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в многоканальных информационно-измерительных системах сбора информации. Цель изобретени  - упрощение устройства и повышение его надежности. Положительный эффект достигаетс  путем сравнени  значений аналоговых сигналов в каждом цикле опроса информационных входов устройства дл  ввода информации со значени ми этих же первоначально представленных в цифровой форме сигналов, полученных в предыдущем цикле опроса и хран щихс  в цифровом запоминающем устройстве, и обеспечени  абсолютной синхронизации коммутатора аналоговых сигналов и цифрового запоминающего устройства. Устройство дл  ввода информации содержит генератор импульсов 1, делитель частоты 2, первый 3 и второй 4 элементы И, первый 5 и второй 6 счетчики, элемент 7 задержки, двухпороговый дискриминатор 8, коммутатор 9 аналоговых сигналов, триггер 10, аналого-цифровой преобразователь 11, блок оперативной пам ти 12 и цифроаналоговый преобразователь 13. 1 ил.

Description

О
о VJ
о
Јь
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в многоканальных информационно-измерительных системах сбора информации.
Цель изобретени  - упрощение устройства и повышение его надежности.
На чертеже приведена структурна  схема устройства.
Устройство содержит генератор 1 импульсов , делитель 2 частоты, первый 3 и второй 4 элементы И, первый 5 и второй 6 счетчики, элемент 7 задержки, двухпо- роговый дискриминатор 8, коммутатор 9 аналоговых сигналов, триггер 10, аналого- цифровой преобразователь (АЦП) 11, блок оперативной пам ти 12, цифроаналоговый преобразователь (ЦАП) 13, входы и выходы 14-19.
Устройство дл  ввода информации работает следующим образом.
В исходном состо нии на входе 16 запуска устройства сигнал отсутствует, генератор 1 импульсов отключен, триггер 10 находитс  в единичном состо нии и на его пр мом выходе присутствует высокий уровень, а триггеры первого 5 счетчика наход тс  в нулевом состо нии и на информационных выходах 18 второй группы устройства имеет место низкий потенциал .
Триггеры второго 6 счетчика, определ ющего номер коммутируемого информационного канала и номер соответствующий этому каналу запоминающей  чейки блока 12, могут находитьс  в произвольном состо нии . Когда на выходах второго 6 счетчика сформирована, например, нулева  кодова  комбинаци , то в результате ее поступлени  на адресные входы коммутатора 9 аналоговых сигналов на первый вход дискриминатора 8 проходит аналоговый сигнал первого информационного канала. Так как АЦП 11 первоначально выключен, на его выходе готовности имеет место нулевой потенциал, в результате чего блок оперативной пам ти 12, во всех  чейках которого в исходном состо нии записаны нули, находитс  в режиме Чтение и на второй вход двухпоро- гового дискриминатора 8 с выхода ЦАП 13 поступает низкий потенциал.
При подаче по входу 16 импульса на запуск устройства запускаетс  генератор 1 импульсов, вследствие чего на выходах генератора 1 импульсов и делител  2 частоты формируютс  последовательности импульсов соответственно высокой и низкой частот . Первый 5 счетчик, на вход которого поступают импульсы высокой частоты определ ют врем  подключени  информационного канала АЦП 11 и выдает эту информацию на выходы 18.
С выхода генератора 1 импульсов первый импульс поступает на первый вход первого 3 элемента И, на втором входе которого присутствует высокий уровень (уровень логической единицы), поступающий с пр мого выхода триггера 10. В результате этого на выходе первого 3 элемента И формируетс 
0 импульс, переключающий второй 6 счетчик в новое состо ние и поступающий через элемент 7 задержки на управл ющий вход двухпорогового дискриминатора 8. Сформированна  на выходе второго 6 счетчика
5 кодова  комбинаци  с единицей в младшем разр де обеспечивает подключение через коммутатор 9 аналоговых сигналов второго информационного канала к первому входу дискриминаторе 8, чтение содержимого вто0 рой запоминающей  чейки блока оперативной пам ти 12 и преобразование его с помощью ЦАП 13 в аналоговую форму. В случае несовпадени  сравниваемых сигналов (текущее значение аналогового сигнала
5 второго канала отличаетс  от его предыдущего значени ) на выходе двухпорогового дискриминатора 8 под воздействием выходного сигнала элемента 7 задержки формируетс  сигнал который переключает триггер 10
0 в нулевое состо ние. Нулевой потенциал, поступающий на второй вход первого 3 элемента И с пр мого выхода триггера 10, запирает этот элемент И и запрещает прохождение импульсов от генератора 1 им5 пульсов на вход второго 6 счетчика и на управл ющий вход дискриминатора 8 через элемент 7 задержки. На инверсном выходе триггера 1, соединенном с первым входом второго 4 элемента И, в это врем  присутст0 вует высокий уровень напр жени  (уровень логической единицы), благодар  чему второй 4 элемент И пропускает импульсы с делител  2 частоты на вход запуска АЦП 11. Первый же из этих импульсов запускает
5 АЦП 11, который преобразует аналоговый сигнал второго измерительного канала, присутствующий на его информационном входе , в цифровой эквивалент. По окончании преобразовани  этот цифровой эквивалент
0 поступает на информационные выходы 19 первой группы устройства и на информационные входы блока пам ти 12. Сформированный в момент окончани  преобразовани  сигнал на выходе готовно5 сти АЦП 11 записывает цифровой эквивалент аналогового сигнала второго измерительного канала во вторую запоминающую  чейку блока 12 по адресу, определ емому состо нием второго 6 счетчика, и возвращает триггер 10 в исходное единичное состо ние. В результате этого на инверсном выходе триггера 10 вновь формируетс  низкий потенциал, запреща , тем самым, повторный запуск АЦП 11, а на пр мом выходе триггера 10 и. следовательно, на управл ющем выходе 15 устройства формируетс  высокий потенциал, разреша , тем самым, прохождение очередного импульса генератора 1 импульсов через первый 3 элемент И на счетный вход второго б счетчика и через элемент 7 задержки на управл ющий вход двухпорогового дискриминатора 8. Этот импульс устанавливает второй 6 счетчик в новое состо ние, обеспечива , тем самым, переключение коммутатора 9 аналоговых сигналов и прохождение на первый вход двухпорогового дискриминатора 8 и на информационный вход АЦП 11 аналогового сигнала очередного (третьего) измерительного канала, а также выборку из блока оперативней пам ти 12 запоминающей  чейки, в которую перед этим было записано в цифровой форме предыдущее значение аналогового сигнала третьего канала, и формирование на втором входе двухпорогового дискриминатора 8 с помощью ЦАП 13 аналогового напр жени , соответствующего этому записанному в запоминающей  чейке значению. По выходному сигналу элемента 7 задержки двухпорого- вый дискриминатор 8 сравнивает значени  аналоговых сигналов на его входах. При совпадении сравниваемых аналоговых сигналов на выходе двухпороговсго дискриминатора 8 сигнал не формируетс  и на пр мом выходе триггера сохран етс  высокий потенциал, в результате чего следующий импульс с выхода генератора 1 импульсов проходит через первый 3 элемент И на счетный вход второго 6 счетчика и через элемент 7 задержки на управл ющий вход двухпорогового дискриминатора 8, обеспечива , тем самым, переход к анализу аналогового сигнала следующего информационного канала.
Аналогичным образом устройство работает до тех пор, пока не будут опрошены все информационные входы 14 устройства, после чего в блоке пам ти 12 оказываютс  записанными в цифровой форме значени  аналоговых сигналов, полученные при первом опросе.
Далее устройство работает также, как и в первом цикле, за исключением того, что в двухпороговом дискриминаторе 8 значени  сигналов информационных входов 14 устройства сравниваютс  со значени ми, полученными в предыдущем цикле работы.
Аналогичные процессы в устройстве происход т до поступлени  по входу 16 сигнала на окончание работы.

Claims (1)

  1. Формула изобретени 
    Устройство дл  ввода информации, содержащее генератор импульсов, делитель
    частоты, первый и второй элементы И, первый и второй счетчики, элемент задержки, двухпороговый дискриминатор, коммутатор аналоговых сигналов, триггер и аналого- цифровой преобразователь, причем выход
    генератора импульсов соединен с первым входом первого элемента И, счетным входом первого счетчика и входом делител  частоты, выход которого соединен с вторым входом второго элемента И, первый вход
    которого соединен с инверсным выходом триггера, а выход подключен к входу запуска аналого-цифрового преобразовател , выход коммутатора аналоговых сигналов соединен с информационным входом аналогоцифрового преобразовател  и первым входом двухпорогового дискриминатора, выход которого соединен с входом установки триггера в нулевое состо ние, а выход первого элемента И соединен со счетным
    входом второго счетчика и через элемент задержки с управл ющим входом двухпорогового дискриминатора, информационные входы коммутатора аналоговых сигналов и вход генератора импульсов  вл ютс  соответственно информационными входами и входом запуска устройства, выходы аналого-цифрового преобразовател , первого и второго счетчиков  вл ютс  соответственно информационными выходами первой группы . информационными выходами второй группы, адресными выходами устройства, пр мой выход триггера соединен с вторым входом первого элемента И и  вл етс  управл ющим выходом устройства, о т л и ч аю щ е е с   тем. что, с целью упрощени  устройства и повышени  его надежности, в него дополнительно введены блок оперативной пам ти и цифроаналоговый преобразователь , причем управл ющий вход
    блока оперативной пам ти соединен с входом установки триггера в единичное состо ние и подключен к выходу готовности аналого-цифрового преобразовател , адресные входы блока оперативной пам ти соединены с адресными входами коммутатора аналоговых сигналов и подключены к выходам второго счетчика, а информационные входы и выходы блока оперативной пам ти соединены соответственно с информационными выходами аналого-цифрового преобразовател  и входами цифроаналогового преобразовател , выход которого подключен к второму входу двухпорогового дискриминатора.
SU894732659A 1989-07-03 1989-07-03 Устройство дл ввода информации SU1667044A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894732659A SU1667044A1 (ru) 1989-07-03 1989-07-03 Устройство дл ввода информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894732659A SU1667044A1 (ru) 1989-07-03 1989-07-03 Устройство дл ввода информации

Publications (1)

Publication Number Publication Date
SU1667044A1 true SU1667044A1 (ru) 1991-07-30

Family

ID=21467484

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894732659A SU1667044A1 (ru) 1989-07-03 1989-07-03 Устройство дл ввода информации

Country Status (1)

Country Link
SU (1) SU1667044A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Ns 1062683, кл. G 06 F 3/05. 1980. Авторское свидетельство СССР № 1451675. кл. G 06 F 3/05. 1987. *

Similar Documents

Publication Publication Date Title
US4143365A (en) Device for the acquisition and storage of an electrical signal
US3422423A (en) Digital-to-analog converter
SU1667044A1 (ru) Устройство дл ввода информации
US3577194A (en) Analog to digital conversion circuit
US3146424A (en) Sampling digital differentiator for amplitude modulated wave
GB1229349A (ru)
US3643169A (en) Waveform sensing and tracking system
US3159829A (en) Analogue-to-digital converters
SU1008900A1 (ru) Преобразователь код-аналог
SU1451675A1 (ru) Устройство дл ввода информации
SU1401500A1 (ru) Адаптивный временной дискретизатор
SU571896A1 (ru) Аналого-цифровой преобразователь
SU1698895A1 (ru) Устройство дл регистрации информации
SU1092427A1 (ru) Цифровой фазометр
SU851445A1 (ru) Адаптивное телеметрическое устройство
SU1462482A1 (ru) Аналого-цифровой преобразователь
SU1486952A1 (ru) Устройство для преобразования в код сопротивлений регулирующих резисторов (5.7)
SU1686433A1 (ru) Многоканальное устройство дл вычислени модульной коррел ционной функции
SU1403375A1 (ru) Широтно-импульсный преобразователь аналоговых сигналов
RU1829117C (ru) Аналого-цифровой преобразователь
SU1626351A1 (ru) Устройство дл определени моментов по влени экстремума
SU510783A1 (ru) Многоканальный преобразователь информации
SU919112A1 (ru) Адаптивный коммутатор
SU506869A1 (ru) Статистический анализатор
SU1478139A1 (ru) Устройство дл измерени электрических параметров в трехфазной сети