SU1092427A1 - Цифровой фазометр - Google Patents

Abstract

ЦИФРОВОЙ ФАЗОМЕТР, содержащий два усилител -ограничител ,синусньй и косинусный фазовые детекторы , два блока выделени  модул , компаратор, первый аналого-цифровой преобразователь и посто нньш запоминающий элемент, при этом выход каждого усилител -ограничител  соединен с входами каждого из детекторов , выход каждого детектора соеди- . ней с входом соответствующего блока вьщелени  модул , первые выходы блоков выделени  модул  соединены с входами компаратора и первого аналого-цифрового преобразовател , а вторые выходы блоков выделени  модул , выход компаратора и выходы первого аналого-цифрового преобразовател  соединены с соответствующими входами посто нного запоминакнцего элемента, отличающийс  тем, что, с целью повышени  быстродействи , в него введен второй аналого-цифровой преобразователь, входы которого соединены с первыми (Л выходами блоков вьщелени  модул , а с: выходы - с соответствующими входами посто нного запоминающего элемента.

Description

о со ьо

4 ЬО Изобретение относитс  к технике измерени  параметров сигналов, в частности разности фаз двух сигнало Известен фазометр, состо щий из двух усилителей-ограничителей , сое диненных соответственно с синусным и косинусным фазовыми детекторами, соединенными с блоком выделени  модул  , причем выходы последних соединены с компаратором, кo шyтaтoром и блоком октантного управлени , выходы которого соединены с входами посто нного запомршающего элемента, а другие выходы последнего через аналого-цифровой преобразователь (АЦП) и блок определени  Arcsin сое динены с выходом коммутатора Г13. Недостатками этого фазометра  вл ютс  низкие точность и разрешаю ща  способность. Известен также фазометр, состо щий из двух усилителей-ограничителей , соединенных с входами синусного и косинусного фазовых детекторов , выходы которых через блоки вьщелени  модул  соединены с входами компаратора, аналого-цифрового преобразовател , блока октантного управлени  и посто нного зaпo r Iнающего элемента (ПЗЭ), другие входы которого соединены с выходом блока октантного управлени  и входами KONfflaparopa и коммутатора,а также с выходами блока Arcsin входы которого соединены с выходами компаратора и аналого-щ1фрового преобразовател , управл ющий вход которо го соединен с выходом KONfMyTaTopa 2 Недостатком данного фазометра йвлдетс  невысокое быстродействие, обусловленное тем, что дл  преобразовани  напр жений, пропорциональных синусу и косинусу разности фаз, необходима их коммутаци  на входы А1Щ, Это осуществл етс  коммутаторами , сто щими между выходам блоко вьщелеви  модулей и входаш АЦП.Задержка коммутации, присуща  реальны приборам и вли юща  на быстродейств фазометра, не позвол ет одновременн осуществл ть сравнение напр жений компаратором и преобразование на АЦ Цель изобретени  - повышение быстродействи  фазометра. Цоставленна  цель достигаетс  тем, что в цифровой фазометр, содержащий два усилит ел  -orранимител  синусный и косинусный фазовые детекторы , два блока выделени  модул  компаратор, первьш аналого-цифровой преобразователь и посто нный запоминающий элемент,при этом выход каждого усилител -ограничител  соединен с входами каждого из детекторов, выход калодого детектора соединен с входом соответствующего вьзделени  модул , первые вьсходы блоков выделени  модул  соединены с входами компаратора и входами первого аналого-цифрового преобразовател  ,а вторые выходы блоков выделени  модул , выход компаратора и вьгходы первого аналого-цифрового преобразовател  соединены с соответствующими входами посто нного запоминающего элемента, введен второй аналого-цифровой преобразователь,входы которого соединены с первыми выходами блоков выделени  модул , а выходы - с соответствующими входами посто нного запоминающего элемента. На фиг.1 приведена блок-схема устройства на фиг.2 - диаграммы, по сн ющие работу устройства. Цифровой фазометр содержит два усилител -ограничител  1 и 2, синусныр и косинусный фазовые детекторы 3 и 4, два блока 5 и 6 вьщелени  модул , компаратор 7, два АЦП 8 и 9,посто нный запоминающий элемент (ПЗЭ) 10. Выходы усилителей-ограничителей 1 н 2 соединены с входами синусного и косинусного фазовых детекторов 3 и 4, выходы которых соединены с входами соответствующих блоков 5 и 6 выделени  модул , а первые выходы последних соединены с входами АЦП 8 и 9 компаратора 7, при этом выходы АЦП 8 и 9 5 компаратора 7 и вторые выходы блоков 5 и 6 выделени  модул  соединены с соответствующими входаmi ПЗЭ 10. Измерение разности фаз происходит следующим образом. Сигналы усиливаютс  усилител ГШ-ограничител ми 1 и 2, разность фаз {d4 их преобразуетс  синусным и косинусным фазовыми детекторами 3 и 4, затем в блоках 5 и 6 выделени  модул  выходные бипол рные напр жени  преобразуютс  в унипол рные напр жени , которые сравниваютс  компаратором 7 и поступают на входы первого и второго АЦП 8 и 9. Причем одно напр жение, пропорциональное |9in л Ч ) поступает на

первый вход первого АЦП 8 в качестве сигнального и на второй вход второго АЦП 9 в качестве опорного, а напр жение с другого блока 6 вьделени  модул , пропорциональное |со5Л /( , - на другие входы первого АЦП 8 и второго АЦП 9.

Таким образом, всегда в данном октанте один из АЦП, в котором в качестве сигнального проходит меньшее по а1«тлитуде напр жение, осуществл ет преобразование, пропорциональное tgjaM. На выходах другого АЦП все разр ды в этом октанте равны единицам (предполагаетс ,что выходной код двоичный), так как в этом АЦП осуществл етс  преобразование большего напр жени  относительно меньшего. Можно сказать,что в этом октанте АЦП находитс  в ограничении. Это свойство можно использовать при построении ПЗЭ. Выходные коды первого и второго АЦП 8 и 9, логические сигналы с вторых выходов блоков 5 и 6 вьщелени  модул  и с выхода компаратора 7 поступают на входы ПЗЭ 10, в котором запомнена функци  преобразовани  кодов така , чтобы выходной код бып инеен в диапазоне от -180 до +180 эл. град., т.е. в ПЗЭ 10 сопр гаютс  коды АЦП 8 и 9, код с выходов 5 и 6 вьщелени  модул , код компаратора 7. Кроме того, если это необходимо дл  получени  требуемой точности, код АЦП 8 и 9 преобразуетс  по зависимости Arctg.

Дл  оценки выигрыша в быстродействии рассмотрим варианты построени  ПЗЭ, Из таблицы (фиг.2) -можно получить следующую логическую формулу дл  преобразовани  каждого из разр дов -уj выходного крда АЦП. у.АЦЩ.ЪС V Un2;bcV Li,n2 tfcNAl,ni.t-c,

Ь, с состо ние компаргде торов, соответствующее таблице на фиг . 2 i

АЦП 1, АЦП 2

выходные коды певого и второго АЩТ-,

знак инверсии ;

v знак логического сложени ; - знак логического

умножени .

Каждый из разр дов АЦП до преобразовани  по закону функции Arctg проходит операции логического умножени  и сложени .

В другом варианте, если, использу  свойства АЦП, входить в ограничение , когда все разр ды АЦП равны единице, возможно простое логическое перемножение соответствующих разр дов первого и второго АЦП 8 и

Таким образом, повышение быстродействи  фазометра достигаетс  путем исключени  коммутатора и инвертора ,  вл ющихс  последовательными звень ми в цепи преобразовани  и введени  второго АЦП.

Количественна  оценка, позвол юща  оценить быстродействие фазометра в сравнении с прототипом по времени преобразовани , показьшает,что быстродействие увеличиваетс  за сче исключени  коммутации примерно в 2 раза. При этом врем , затрачиваемое на эту операцию, в несколько раз превьшает врем  прохождени  сигнала через другие узлы.

Claims (1)

1. - ЦИФРОВОЙ ФАЗОМЕТР, содержащий два усилителя-ограничителя минусный и косинусный фазовые детекторы, два блока выделения модуля, компаратор, первый аналого-цифровой преобразователь и постоянный запоминающий элемент, при этом выход каждого усилителя-ограничителя соединен с входами каждого из детекторов, выход каждого детектора соеди- > нен с входом соответствующего блока . выделения модуля, первые выходы блоков выделения модуля соединены с входами компаратора и первого аналого-цифрового преобразователя, а вторые выходы блоков выделения модуля, выход компаратора и выходы первого аналого-цифрового преобразователя соединены с соответствующими входами постоянного запоминающего элемента, отличающийся тем, что, с целью повышения быстродействия, в него введен второй аналого-цифровой преобразователь, входы которого соединены с первыми выходами блоков выделения модуля, а выходы - с соответствующими входами постоянного запоминающего элемента.