SU1019356A1 - Цифровой фазометр - Google Patents

Abstract

ЦИФРОВОЙ ФАЗОМЕТР, содержащий цва усилител -огранв тел , синусный и косинусный фоэоиив детекторы, два блока выделени  модул , компаратор, первый коммутатор, аналого-овфровой преобразователь , посто в ый апоминакший элемент, выход каждого иэ усилителейогран1шителей соединен с входами упом нутых детекторов, выход каждого детектора соединен с «ходом каждого блока выделени  модул , первые выходы блоков выделени  модул  соединены с-входами компаратора и первого коммутатора, выход коммутатора соединен с первым входом аналого-цифрового преобразовател , выход компаратора - с третьим входом первого коммутатора, вторые выходы блоков выделени  модул , выход аналого-Цифрового преобразовател  и выход компаратора - с входами посто нного запоминающего элемента, отличающийс  тем, что, с целью повышени  точности и разрешающей способности, в него введены второй коммутатор и инвертор, причем первые выходы блоксю выделени  модули соединены дополнительно с первым и БТО- рым входами второго коммутатора, выход компаратора соединен через инвертор с третьим входом второго коммутатора, выход второго коммутатора соединен с вторым входом аналого-цифрсжогопреобразовател . CD оо СП Од

Description

. Изобретение относитс  к технике изме рени  параметров сигналов и в частности разности фаз двух сигналов и может быть иопопьзовано в приборах и устройствах, использующих информацию, заключенную в разности фаз, в частностив радиоприем ных устройствах с фазовой обработкой. . Известны цифровые фазометры с испол зованием различных способов преобразований фазы в код Cl Основным недостатком этих устройсте  вл етс  преобразование разности фаз непосрецственно самих сигналов в количество импульсов или врем с дальнейшим их преобразованием в код, что при заданном быстродействии и высокой несущей частоте сигналов ограничивает точность и разрешак цую способность. Наиболее.близким гю технической сущности из известных цифровых фазометров к изобретению  вл етс  фазометр, состо щий из двух усилителей-ограничителей синуСного и косинусного фазовых детекторов двух блоков выделени  модул , блока октантного управлени , компаратора, коммутагора , амплигудно-пифрового преобразо вател  (AUn), блока, реализирующего фун цию arc 5in, и блока октантной логики 12-. Недостаткомданногофааьметра. вл етс  ййзка  точность и разрещающа  способность в результате того, что дл  реализации точности и разрешающей способности , определ емой величиной младшего разр да А1Л1, необходимо, чтобы вепичины напр жений, пропорциональные (зтпдЧ / и loos на входе АЦП, отличались от вегга ганы опорного напр жени  А1Ш в точках, кратнык 45 градусов с точностью до величины младшего разр да АЦП. В противном случае при сопр жении кодов блока октантного управлени  и блока , реализующего функцию arc5in , выходной код имеет в этих точках разрывы или участки неоднозначного отсчета в их (жрестности. Целью изобретени   вл етс  повьпиение точности и разрешающей способности Ш)фрового фазометра. Поставленна  цель достигаетс  тем,чтр в цифровой фазометр, содержащий два усилител -ограничител , синусный и косинусный фазовые детекторы, два блока выделени  модул , компаратор, первый коммутатор , аналого-цифровой преобразователь, посто нный запоминающий элемент, выход каждого из усилителей-ограничителей соединен с входами упом нутых детекторов, выход детектора соединен b входом каждого блока выделени  модул , первые выходы блоков выделени  мрЕ5| л  соединены с входами компаратора и первого коммутатора, выход коммутатора соединен с первым входом аналого-цифрового преобразовател , выход компаратора - с третьим входом первого коммутатора, вторые выходы блоков выделени  модул , : выход аналого-цифрового преобразовател  и выход компаратора - с входами посто нно , го запоминающего элемента, введены второй коммутатор и инвертор, причем первые -. выходы блоков выделени  модул  соединены дополнительно с первым к вторым входами второго, коммутатора, выход компаратора соединен через инвертор с третьим входом второго коммутатора, выход второго коммутатора соединен с вторым входом аналого-цифрового преобразовател . На фиг. 1 приведена блок-схема устройства; на фиг. 2 и 3 - временные диаграммы работы устройства. Цифровой фазометр содержит два усилител -ограничител  1 и 2, синусный; 3 и косинусный 4 фазовые детекторы, даа 5 и 6 выделени  модул , компаратор 7, два коммутатора 8 и 10, инвертор 9, АШ 11 и посто нный запоминающий элемент (ПЗЭ) 12.. Измерение разности фаз происходит следующим образом. Сигналы усиливаютс  усилител ми-ограничител ми 1 и 2, разность фаз их преобразуетс  синусньш 3 и косинусным 4фазовыми детекторами, затем в блоках 5и 6 выделени  модул  выходные бипол рные напр жени  преобразуютс  в унипол рные напр жени , которые сравниваютс  компаратором 7 и поступают на входы коммутатора 8 и 10. С вьрсода компара- |рра сигнал поступает на,управл квдий Вход первого коммутатора 8 и через инвертор 9 на управл ющий вход второго коммутатора 10. С выходов коммутаторов 8 и 10 большее из напр жений, проорциональньрс si ПД Ч и cos д V , поступает на первый вход АШТ 11 в качестве опорного, а меньшее - на второй вход в качестве сигнального. АШ 11, таким образом , преобразует меньшее из напр жений относителыю большего и формирует код, пропорциональный -tcjAf. При этом при любых изменени х крутизны аналогового преобразовани  разности фаз в точках пересечени  напр йданий, прбпороиональньк 5in д Чи соз дЧ, т.е. в точках, кратных 45 градусам, отсутствуют участи неоднозначности и разрьтов. Выходной од АШ, логические сигналы с выходов

310193564 .

бггок ыаелени  мооул  и с выхода до + 180градусов,т.е. в ПЗЭсопрйгаетс  хомпаратора поступают на адресные вхо- ;код АЦП , код с выходов бпоков выделени  ды ПЗЭ, в котором запомнена така  функ- модул  и компаратора, и, кроете № преобразовани  кодов, чтобы выход- того, код АЦП преобразуетс  по оавй- ной код бьш линеен в диапазоне от - 180 5 симости.

и.:

Atf.zpad

Фаг.2

itn&9l

I g g ; I / I в tfSMM fltmf/

сдаЛу Stfi4f

х-1

,tfef

i Ct$Ait 0

I

%in,

} yftkftwx

Claims (1)

1. ЦИФРОВОЙ ФАЗОМЕТР, содер жащий два усилителя-ограничителя, синусный и косинусный фазовые детекторы, два блока выделения модуля, компаратор, первый коммутатор, аналого-цифровой преоб разователь, постоянный упоминающий элемент, выход каждого из усилителейограничителей соединен с входами упомянутых детекторов, выход каждого детектора соединен с входом каждого блока выделения модуля, первые выходы блоков выделения модуля соединены с-входами компаратора и первого коммутатора, выход коммутатора соединен с первым входом аналого-цифрового преобразователя, выход компаратора - с третьим входом первого коммутатора, вторые выходы блоков выделения модуля, выход аналого-цифрового преобразователя и выход компаратора — с входами постоянного запоминающего элемента, отличающийся тем, что, с целью повышения точности и разрешающей способности, в него введены второй коммутатор и инвертор, причем первые выходы блоке» выделения модуля соединены дополнительно с первым и вто•рым входами второго коммутатора, выход компаратора соединен через инвертор с третьим входом второго коммутатора, выход второго коммутатора соединен с вторым входом аналого-цифрового'преобразователя.

   SU.. 1019356

   10.19356