RU1820376C - Селектор адреса ввода-вывода - Google Patents
Селектор адреса ввода-выводаInfo
- Publication number
- RU1820376C RU1820376C SU4932280A RU1820376C RU 1820376 C RU1820376 C RU 1820376C SU 4932280 A SU4932280 A SU 4932280A RU 1820376 C RU1820376 C RU 1820376C
- Authority
- RU
- Russia
- Prior art keywords
- address
- input
- selector
- output
- adder
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах ввода-вывода микропроцессорных комплексов, управл ющих технологическим оборудованием. Цель изобретени - упрощение устройства. Селектор адреса ввода-вывода 1 содержит селектор, сумматор 2, элементы ЗАПРЕТ 3, 4, резистор 5. 1 ил.
Description
ч
Р
Ј
00
ю о w
VI Os
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах ввода-вывода микропроцессорных комплексов, управл ющих технологическим оборудованием.
Цель изобретени - упрощение селектора адреса.
На чертеже представлены Схема устройства на уровне стандартных функциональных элементов и схема его включени в систему ввода-вывода.
Селектор 1 адреса ввода-вывода содержит сумматор 2 и первый элемент 3 ЗАПРЕТ, второй элемент 4 ЗАПРЕТ и ограничительный резистор 5, адресные входы. 6 устройства, входы первой группы сумматора 2 вл ютс входами типоразмера модул селектора 1, выход первого элемента ЗАПРЕТ 3 вл етс выходом выбора модул селектора 1, входы второй группы сумматора 2 вл ютс адресными входами селектора 1, выходы сумматора 2 вл ютс адресными выходами селектора 1, выход переноса сумматора 2 подключен к инверсному входу второго элемента ЗАПРЕТ 4, выход которого соединен с выходом переноса селектора 1 и инверсным входом первого элемента ЗАПРЕТ 3, пр мой вход которого соединен с пр мым входом второго элемента ЗАПРЕТ4, входом переноса селектора 1 и через ограничительный резистор 5 с шиной единичного потенциала .
Селектор адреса работает следующим образом.
Селекторы 1 используемых модулей включаютс последовательно. Инверсный адрес ввода-вывода с адресных входов 6 подключаетс к второй группе входов сумматора 2, вл ющимис адресными входами селектора 1 с наименьшим адресом ввода-вывода. Выходы сумматора 2, вл ющиес адресными выходами каждого предыдущего селектора 1, подключаютс к адресным входам последующего селектора 1 с большим адресом ввода-вывода. Выход переноса каждого предыдущего селектора 1 подключаетс к входу переноса каждого последующего селектора 1. Вход переноса селектора 1 с наименьшим адресом не подключаетс . На этом входе за счет резистора 5 устанавливаетс
уровень логической единицы. На входы типоразмера каждого селектора 1 подаетс двоичный код, определ ющий типоразмер модул , т.е. величину области, занимаемой
модулем в пространстве адресов ввода-вывода . Конкретно код типоразмера определ етс количеством портов ввода-вывода, размещенных в модул х. Входы переноса сумматоров 2 всех селекторов 1 подключены к шине нулевого потенциала. Когда на выходе переноса сумматора 2 по вл етс уровень логической единицы, а на входе переноса данного селектора 1 также присутствует уровень логической единицы, то на
выходе первого элемента 3 ЗАПРЕТ по вл етс сигнал, разрешающий данному модулю обмен информацией с процессором.
Работа селектора 1 адреса по сн етс приведенной ниже таблицей. Предположим,
что адресна шина имеет три разр да. К адресной шине подключены три модул . Первый модуль занимает три байта (код 011), второй модуль - четыре байта (код 100), а третий - два байта (код 010) адресного
пространства.
Claims (1)
- Формула изобретени Селектор адреса ввода-вывода, содержащий сумматор и первый элемент ЗАПРЕТ,входы первой группы сумматора вл ютсвходами типоразмера селектора адреса ввода-вывода , выход первого элемента ЗАПРЕТвл етс выходом выбора селектора адресаввода-вывода, отличающийс тем,что, с целью упрощени , он содержит второй элемент ЗАПРЕТ и ограничительный резистор , входы второй группы сумматора вл ютс адресными входами селектора адреса ввода-вывода, выходы сумматора вл ютс адресными выходами селектора адреса ввода-вывода, выход переноса сумматора подключен к инверсному входу второго элемента ЗАПРЕТ, выход которого соединен с выходом переноса селектора адреса вводавывода и инверсным входом первого элемента ЗАПРЕТ, пр мой вход которого соединен с пр мым входом второго элемента ЗАПРЕТ , входом переноса селектора адреса ввода-вывода и через ограничительный резистор с шиной единичного потенциала.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU4932280 RU1820376C (ru) | 1991-01-18 | 1991-01-18 | Селектор адреса ввода-вывода |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU4932280 RU1820376C (ru) | 1991-01-18 | 1991-01-18 | Селектор адреса ввода-вывода |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU1820376C true RU1820376C (ru) | 1993-06-07 |
Family
ID=21572423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU4932280 RU1820376C (ru) | 1991-01-18 | 1991-01-18 | Селектор адреса ввода-вывода |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU1820376C (ru) |
-
1991
- 1991-01-18 RU SU4932280 patent/RU1820376C/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР N: 1226439.кл. G 06 F 7/00. 13/00, 1984. Авторское свидетельство СССР N: 1275422. кл. G 06 F 7/00, 1984. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4807184A (en) | Modular multiple processor architecture using distributed cross-point switch | |
| US3757306A (en) | Computing systems cpu | |
| US5440181A (en) | Configuration circuit for configuring a multi-board system automatically | |
| IL46475A (en) | Memory having non-fixed relationships between addresses and storage locations | |
| JPH039492B2 (ru) | ||
| US4839795A (en) | Interface circuit for single-chip microprocessor | |
| EP0428111A2 (en) | Data transfer control method and data processor using the same | |
| US4093993A (en) | Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device | |
| RU1820376C (ru) | Селектор адреса ввода-вывода | |
| JPS6165350A (ja) | 優先順位割当て装置 | |
| JPS6361697B2 (ru) | ||
| JPS6232516B2 (ru) | ||
| JPS62260257A (ja) | 入出力ポ−ト割り付け制御方式 | |
| GB2250161A (en) | Arbitration circuits for processors | |
| SU1275422A1 (ru) | Селектор адреса кассеты ввода-вывода | |
| SU1043747A1 (ru) | Запоминающее устройство с многоформатным доступом к данным | |
| SU1683014A1 (ru) | Устройство дл возведени чисел в степень по модулю три | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| EP0240354A1 (en) | Memory Architecture for multiprocessor computers | |
| KR930007671B1 (ko) | Rom 영역 확장 시스템 | |
| SU1037427A1 (ru) | Многостабильный триггер | |
| SU721816A1 (ru) | Устройство приоритета | |
| SU1200341A1 (ru) | Запоминающее устройство с многоформатным доступом к данным | |
| JPS63142434A (ja) | 割込み制御方式 | |
| SU1124380A1 (ru) | Запоминающее устройство |