SU1608800A1 - Шифратор позиционного кода - Google Patents
Шифратор позиционного кода Download PDFInfo
- Publication number
- SU1608800A1 SU1608800A1 SU894640570A SU4640570A SU1608800A1 SU 1608800 A1 SU1608800 A1 SU 1608800A1 SU 894640570 A SU894640570 A SU 894640570A SU 4640570 A SU4640570 A SU 4640570A SU 1608800 A1 SU1608800 A1 SU 1608800A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- counter
- encoder
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах кодировани информации и телеметрических системах. Цель изобретени - повышение быстродействи шифратора. Шифратор позиционного кода содержит генератор 1 тактовых импульсов, элементы И 2, 3, блок 4 ввода информации, мультиплексор 5, элемент 6 равнозначности, счетчики 7, 8, дешифратор 9, элемент 10 сравнени и триггеры 11 и 12. 1 ил.
Description
(Л
с
ON О 00
сх о о
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах кодировани информации и телеметрических системах..
Цель изобретени - повышение быстродействи шифратора.
На чертеже представлена функциональна схема шифратора.
Шифратор позиционного кода содержит генератор 1 тактовых импульсов, элементы И 2 и 3, блок 4 ввода информации, мультиплексор 5, элемент 6 равнозначности , счетчики 7 и 8, дешифратор 9, элемент 10 сравнени , триггеры 11 и 12.
Шифратор позиционного кода работает следующим образом.
В исходном состо нии отсутствуют сиг-, налы на информационных входах мультиплексора 5 и входах элемента 6 равнозначности. Уровень сигнала с выхода мультиплексора 5 обеспечивает отсутствие блокировки первого и второго элементов 2 и 3. Уровень сигнала с выхода элемента 6 равнозначности блокирует по управл ющему входу элемент 10 сравнени и удерживает первый и второй триггеры 11 и 12 и первый и второй счетчики 7 и 8 в нулевом состо нии. Логическа 1 с инверсного выхода триггера 11 разрешает прохождение тактовых импульсов с выхода генератора 1 через элемент И 3 на суммирующий счетный вход счетчика 8, а элемент И 2 заблокирован логическим О пр мого выхода триггера 11. На выходе триггера 12, а следовательно, на стробирующем выходе шифратора присутствует сигнал, запрещающий считывание кодовой комбинации с .информационных выходов шифратора. При по влении сигнала на одном из выходов блока 4 ввода информации на выходе элемента 6 равнозначности формируетс уровень, разрешающий работу элементу 10 сравнени , триггерам 11 и 12, счетчикам 7 и 8. Счетчик 8 начинает счет поступающих на его суммирующий счетный вход тактовых импульсов и на его выходе формируетс последовательно 2 (п-разр дность счетчика 8) кодов, которые , преобразу сь на дешифраторе 9, поступают уже в позиционном (унитарном) коде на соответствующие выходы элемента 10 сравнени , на других входах которого присутствует позиционный код активного выхода блока 4 ввода информации.
В момент времени, когда на выходе счетчика 8 сформируетс код, превышающий код активного выхода блока 4 ввода информации, на выходе элемента 10 сравнени сформируетс перепад напр жени , по которому триггер 11 устанавливаетс в единичное состо ние. При этом блокируетс элемент И 3 и разрешаетс прохождение тактовых импульсов с выхода генератора 1 через элемент И 2 на вычитающий счетный вход счетчика 7. Процесс вычитани из содержимого счетчиков 7 и 8 происходит до тех пор, пока на их выходах не сформируетс код, разрешающий прохождение сигнала активного выхода блока 4 ввода информации через мультиплексор 5. По вившийс
0 сигнал на выходе мультиплексора 5 блокирует элементы И 2 и 3, фиксиру тем самым на выходах счетчиков 7 и 8, а следовательно, и на информационных выходах шифратора кодовую комбинацию, соответствующую
5 позиции активного выхода блока 4 ввода информации.
Одновременно перепадо м напр жени с выхода мультиплексора 5 в триггер 12 заноситс уровень сигнала с выхода элемента
0 6 равнозначности, что приводит к формированию на стробирующем выходе шифратора сигнала, разрешающего считывание кода с информационных выходов шифратора. Если на выходе счетчика 8 (совместно с
5 нулевыми выходами счетчика 7) формируетс сразу код, соответствующий позиционному коду активного выхода блока 4 ввода информации, то работа шифратора происходит по упрощенному алгоритму, т.е. без
0 потактного вычитани единиц из кода превышени .
При этом должно выполн тьс условие
- 2 + 1 К, где К - количество выходов блока и ввода.
5 информации;
т, п - разр дности счетчиков 7 и 8 соответственно .
Claims (1)
- Формула изобретени Шифратор позиционного кода, содер0 жащий генератор тактовых импульсов, выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом первого счетчика, второй счетчик, мультиплексор, блок ввода5 информации, отличающийс тем, что, с целью повышени быстродействи шифратора , в него введены триггеры, элемент равнозначности, второй элемент И, элемент сравнени и дешифратор, выходы которого0 соединены с первыми входами элемента сравнени , выход которого соединен с первым входом первого триггера, инверсный выход которого соединен с первым входом второго элемента И, выход которого соеди5 нен с первым входом второго счетчика, выходы разр дов которого соединены с первыми входами дешифратора и первыми адресными входами мультиплексора, выход которого соединен с первым входом второго триггера и вторыми входами первого и втоэлементов И, выход переполнени пер- счетчика соединен с вторым входом втоЬого счетчика, выход элемента равно- зна|чности соединен с вторыми входами счетчика, элемента сравнени и триггера, вторым и третьим входа- lepBoro триггера и третьим входом вто- счетчика, пр мой выход первого гера соединен с третьим входом перво- э темента И, третий вход первого элемен- подключен к выходу генераторарогэ вогзпервоговторогомирог|отригота0тактовых импульсов, выходы разр дов первого счетчика соединены с вторыми адресными входами мультиплексора и вторыми входами дешифратора, выходы блока ввода информации соединены с информационными входами мультиплексора, третьими входами элемента сравнени , входами элемента равнозначности и вл ютс информационными выходами шифратора, выход второго триггера вл етс стробиру- ющим выходом шифратора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894640570A SU1608800A1 (ru) | 1989-01-23 | 1989-01-23 | Шифратор позиционного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894640570A SU1608800A1 (ru) | 1989-01-23 | 1989-01-23 | Шифратор позиционного кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1608800A1 true SU1608800A1 (ru) | 1990-11-23 |
Family
ID=21424230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894640570A SU1608800A1 (ru) | 1989-01-23 | 1989-01-23 | Шифратор позиционного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1608800A1 (ru) |
-
1989
- 1989-01-23 SU SU894640570A patent/SU1608800A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Me 1425844. кл. Н 03 М 7/00. 12.02.87. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1608800A1 (ru) | Шифратор позиционного кода | |
SU1683178A1 (ru) | Шифратор позиционного кода | |
SU754409A1 (ru) | Устройство длясравнения чисел 1 | |
SU1084749A1 (ru) | Устройство дл допускового контрол последовательностей импульсов | |
SU676985A1 (ru) | Устройство дл ввода информации | |
SU1181156A2 (ru) | Шифратор позиционного кода | |
SU1608635A1 (ru) | Устройство дл ввода информации | |
RU1784963C (ru) | Преобразователь кода Гре в параллельный двоичный код | |
SU900438A2 (ru) | След щий аналого-цифровой преобразователь | |
SU1599858A1 (ru) | Устройство дл циклического опроса инициативных сигналов | |
SU1019641A1 (ru) | Реверсивный двоичный счетчик с обнаружением ошибок | |
SU1181133A2 (ru) | Счетчик | |
SU1647910A1 (ru) | Шифратор позиционного кода | |
SU1631728A1 (ru) | Шифратор позиционного кода | |
SU1751764A1 (ru) | Устройство дл контрол информации по модулю | |
SU1275762A1 (ru) | Делитель частоты следовани импульсов | |
SU1368994A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1003071A1 (ru) | Устройство дл сравнени чисел | |
SU1642588A1 (ru) | Шифратор позиционного кода | |
SU1569984A1 (ru) | Преобразователь угол-код | |
SU1287287A1 (ru) | Преобразователь перемещени в код | |
SU1444744A1 (ru) | Программируемое устройство дл вычислени логических функций | |
SU1015387A2 (ru) | Устройство дл контрол параллельного кода на четность | |
RU1802409C (ru) | Реверсивное счетное устройство | |
SU587628A1 (ru) | Делитель частоты следовани импульсов |