SU1683178A1

SU1683178A1 - Шифратор позиционного кода

Info

Publication number: SU1683178A1
Application number: SU884605529A
Authority: SU
Inventors: Владимир Иванович Плиш; Ярослав Владимирович Коханый; Елена Григорьевна Плиш; Богдан Владимирович Коханый
Original assignee: Предприятие П/Я В-8751
Priority date: 1988-11-14
Filing date: 1988-11-14
Publication date: 1991-10-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в устройствах кодировани информации и телеметрических системах. Цель изобретени - повышение достоверности шифратора за счет преобразовани информации при наличии информации только на одном входе блока ввода информации. Шифратор содержит генератор 1 тактовых импульсов, первый элемент И 2, счетчик 3 импульсов, блок 4 ввода информации, первый 5 и второй 6 мультиплексоры, коммутатор 7, выходы 8 шифратора, дешифратор 9. группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10, элемент ИЛИ 11, второй элемент И 12. 1 ил.

Description

(Л

С

сь

00

оэ

со

Изобретение относитс к вычислительной технике и может быть использовано в устройствах кодировани информации и телеметрических системах.

Цель изобретени - повышение достоверности шифратора за счет преобразовани информации при наличии информации только на одном входе блока ввода информации.

На чертеже представлена структурна схема шифратора.

Шифратор содержит генератор 1 (тактовых ) импульсов, первый элемент И 2, счетчик 3 импульсов, блок 4 ввода информации, первый 5 и второй 6 мультиплексоры, коммутатор 7, выходы 8 шифратора, дешифратор 9, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10, элемент ИЛИ 11 и второй элемент И 12.

Шифратор работает следующим образом .

В исходном состо нии отсутствуют сигналы на информационных входах мультиплексоров 5 и 6, уровни логических 1 с их выходов через второй элемент И 12 и элемент ИЛИ 11 разрешают прохождение тактовых импульсов с выхода генератора 1 через первый элемент И 2 на счетный вход счетчика 3, На выходе счетчика 3 импульсов формируетс последовательность кодовых комбинаций, котора через коммутатор 7 поступает на выходы 8 шифратора, а также на входы дешифратора 9, который преобразует последовательность двоичных кодов в позиционный код. Таким образом, на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10 о поочередной последовательности формируетс логическа 1, подтверждающа в каждый такт частоты генератора 1 разрешение на прохождение тактовых импульсов на вход счетчика 3.

При поступлении сигнала с выхода блока 4 ввода информации на один из входов мультиплексора 5 и 6 и при совпадении кодовой комбинации, снимаемой со счетчика 3, с кодовой комбинацией, разрешающей прохождение сигнала именно с данного информационного входа, на выходе одного из мультиплексоров 5 или б по вл етс логический О, который через второй элемент И 12 поступает на первый вход элемента ИЛИ 11. Так как на выходах всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10 а этот такт присутствуют логические- О, на выходе элементе ИЛИ 11 формируетс логический О, запрещающий прохождение импульсов на вход счетчика 3. Остановка счетчикз 3 служит разрешением считываний информации с

выходов 8 шифратора. По вление сигнала на выходе мультиплексора 5 или 6 разрешает прохождение через коммутатор 7 инфор- мации соответственно с пр мых или

инверсных выходов счетчика 3.

При ошибочном по влении сигналов на нескольких выходах блока 4, они поступают на первые входы нескольких элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10. Так как дешифратор

9 формирует сигнал только на одном выходе , на входах элемента ИЛИ 11 будет присутствовать логическа 1 с одного или более выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10, Таким образом, остановка счетчи5 ка 3 не произойдет, а следовательно, не будет сформировано разрешение на считывание информации с выходов 8 шифратора, что исключает возможность формировани ложной информации.

0

Claims

Формула изобретени Шифратор позиционного кода, содержащий генератор импульсов, выход которого соединен со счетным входом счетчика

5 импульсов, пр мые и инверсные выходы которого соединены соответственно с первой и второй группами информационных входов коммутатора и адресными входами соответственно первого и второго мультиплексо0 ров, блок ввода информации, выходы которого соединены с соответствующими информационными входами мультиплексоров , выход второго мультиплексора соединен с управл ющим входом коммутатора,

5 выходы которого вл ютс выходами шифратора , отличающийс тем.что, с целью повышени достоверности шифратора за счет преобразовани информации при наличии информации только на одном выходе

0 блока ввода информации, в него введены дешифратор, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ и второй элемент И, выход первого мультиплексора соединен с первым входом второго элемен5 та И, второй зход которого объединен с управл ющим входом коммутатора, входы дешифратора подключены к соответствующим выходам коммутатора, а выходы - к первым входам соответствующих элемен0 тов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы которых соединены с соответствующими выходами блока ввода информации, выход второго элемента И и выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соедине5 ны с соответствующими входами элемента ИЛИ, выход которого соединен со вторым входом первого элемента И.