SU1473087A1 - Дешифратор врем импульсных кодов - Google Patents

Abstract

Изобретение относитс  к автоматике и может быть использовано в системах передачи информации по каналам, подверженным воздействию помех. Изобретение за счет повышени  разрешающей способности входных сигналов по длительности увеличивает информативность и помехозащищенность дешифратора. Дешифратор врем импульсных кодов содержит счетчики 1 и 4 импульсов, блоки 2 и 7 пам ти, элементы И 3,10 и 11, формирователь 5 сигналов, датчик 6 кодов, элементы 8 и 9 задержки, элемент ИЛИ 12, формирователь 13 временного интервала и фазосдвигающий блок 14. 2 ил.

Description

ж

U

/ f н

о п

П

n

J

Claims (1)

1. Формула изобретения

   Дешифратор времяимпульсных кодов, содержащий первый счетчик импульсов, выходы которого подключены к адресным входам первого блока памяти,первый элемент И, выход которого является выходом дешифратора, первый вход первого элемента И является информационным входом дешифратора, о тличающийся тем, что, с целью увеличения информативности дешифратора за счет повышения разре$ шающей способности входных сигналов по длительности и повышения помехозащищенности дешифратора, в него введены второй счетчик импульсов, формирователь сигналов Запись - считы10 вание, датчик кодов, еторой блок памяти, элементы задержки, второй и третий элементы И, элемент ИЛИ, формирователь временного интервала и фазосдвигающий блок, первый, второй, 15 и третий выходы которого соединены соответственно со счетными входами первого и второго счетчиков импульсов и с входом формирователя сигналов Запись - считывание, первый вы20 ход которого соединен непосредственно с управляющим входом первого блока памяти и через первый элемент задержки - с первым входом второго элемента И, выход которого соединен 25 с первым входом элемента ИЛИ, выход которого через формирователь временного интервала соединен с вторым входом первого элемента И, второй выход формирователя сигналов Запись 30 считывание соединен непосредственно с управляющим входом второго блока памяти и через второй элемент задержки - с первым входом третьего элемента И, выход которого соединен 35 с вторым входом элемента ИЛИ, выходы второго счетчика импульсов соединены с адресными входами второго блока памяти и с входами датчика кодов, выход которого соединен с установоч40 ными входами первого и второго счетчиков импульсов, информационные входы первого и второго блоков памяти подключены к первому входу первого элемента И, вход фазосдвигающего

   45 блока является тактовым входом дешифратора, выходы первого и второго блоков памяти соединены с вторыми входами соответственно второго и третьего элементов И.