SU1688414A1 - Шифратор позиционного кода - Google Patents

Description

1

(21)4752779/24 (22)23.1089 (46)30.1091. Бюл. №40

(71)Научно-исследовательский институт бытовой радиоэлектронной аппаратуры

(72)В.И.Плиш, Я.В Кожаный и В Б.Кузьмин (53)681.325(0888)

(56)Авторское свидетельство СССР ISfe 1608800, кл Н 03 М 7/00, 1989.

(54) ШИФРАТОР ПОЗИЦИОННОГО КОДА

(57)Изобретение относитс  к вычислительной технике и может быть использовано в устройствах кодировани  информации и телеметрических системах Цель изобретени  - повышение быстродействи  шифратора . Шифратор позиционного кода содержит блок 1 ввода информации, генератор 2 тактовых импульсов, первый 3 и второй 4 элементы И, первый 5 и второй б счетчики, дешифратор 7, первый элемент РАВНОЗНАЧНОСТЬ 8, мультиплексор 9, первый элемент 10 сравнени , первый 11 и второй 12 триггеры, стробирующий выход 13 шифратора , группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14, второй элемент 15 сравнени , третий триггер 16, второй элемент РАВНОЗНАЧНОСТЬ 17, информационные выходы 18 шифратора 1 ил.

сл

с

о

00 00

4 Ј

;

Изобретение; относитс  к. вычислительной технике и может быть использовано в устройствах кодировани  информации и телеметрических системах.

Цель изобретени  - повышение быстродействи  шифратора.

На чертеже изображена структурна  схема шифратора позиционного кода.

Шифратор позиционного кода содержит блок 1 ввода информации, генератор 2 тактовых импульсов, первый 3 и второй 4 элементы И, первый 5 и второй 6 счетчики, дешифратор 7, первый элемент РАВНОЗНАЧНОСТЬ 8, мультиплексор 9, первый элемент 10 сравнени , первый 11 и второй, 12 триггеры, стробирующий выход 13 шифратора , группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14, второй элемент 15 сравнени , третий триггер 16, второй элемент РАВНОЗНАЧНОСТЬ 17, информационные выходы 18 шифратора.

Шифратор позиционного кода работает следующим образом.

В исходном состо нии отсутствуют сигналы на информационных входах мультиплексора 9 и входах первого элемента РАВНОЗНАЧНОСТЬ 8, Уровень сигнала с выхода мультиплексора 9 обеспечивает отсутствие блокировки первого 3 и второго 4 элементов И по их вторым входам. Уровень сигнала с первого элемента РАВНОЗНАЧНОСТЬ 8 блокирует по управл ющим входам первый 10 и второй 15 элементы сравнени  и удерживает первый 11, второй

12и третий 16 тригерры и первый 5 и второй 6 счетчики в нулевом состо нии. Уровень Лог.О с выхода второго элемента РАВНОЗНАЧНОСТЬ 17 блокирует по третьему входу первый элемент И 3, Лог.1й инверсных выходов первого 11 и третьего 16 триггеров поддерживают открытое состо ние второго элемента И 4, через который тактовые импульсы с выхода генератора 2 поступают на суммирующий счетный вход второго счетчика 6. На пр мом выходе второго триггера 12, а следовательно,на стробирующем выходе

13шифратора присутствует сигнал, запрещающий считывание кодовой комбинации с информационных выходов 18 ширфатора.

При по влении сигнала на одном из выходов блока 1 ввода информации на выходе элемента РАВНОЗНАЧНОСТЬ 8 формируетс  сигнал, снимающий все ранее налагаемые блокировки, второй счетчик 6 начинает подсчет тактовых импульсов и на его выходах по вл етс  последовательность возвра- стающих кодов, которые, дешифриру сь на дешифраторе 7 в унитарный код, поступают на первые входы первого 10 и второго 15 элементов сравнени , на вторых входах которых присутствует позиционный код активного выхода блока 1 ввода информации.

В момент времени, когда на выходах второго счетчика 6 сформируетс  код, превышающий код активного выхода блока 1 ввода информации (грубый поиск), на выходе БОЛЬШЕ-РАВНО первого 10 или второго 15 элементов сравнени  (в зависимости от по влени  сигнала соответ0 ственно в первой или во второй половине выходоь блока 1 ввода информации) формируетс  фронт импульса, который устанавливает соответственно первый 11 или третий 16 триггер в единичное состо ние. Лог.О

5 инверсного выхода первого 11 или третьего 16 т: нгера запрещает прохождение тактовых -мпульсов через второй элемент И 4, а Лог.1 пр мого выхода через второй элемент РАВНОЗНАЧНОСТЬ 17 открывает

0 первый элемент И 3 дл  прохождени  тактовых импульсов на вычитающий вход первого счетчика 5. Вычитание из общего содержимого двух счетчиков 5 и 6 (точный поиск) происходит до тех пор, пока на их совмест5 ных выходах не сформируетс  код, соответ- ствующий выходу блока 1 ввода информации, на которых присутствует сигнал дл  шифрации. После этого на выходе мультиплексора 9 формируетс  Лог.О, бло0 кирующий первый 3 и второй 4 элементы И, фиксиру  тем самым найденный код на счетчиках 5 и 6, с выходов которых он поступает через группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14 в пр мом, если сработал первый

5 элемент 10 сравнени , или в инверсном,если сработал второй элемент 15 сравнени , виде на информационные выходы 18 шифратора . Перепадом напр жени  при формировании Лог.О на выходе мультиплексора

0 9 второй триггер 12 устанавливаетс  в единичное состо ние, при котором Лог.1 его пр мого выхода, поступа  на стробирующий выход 13 шифратора, разрешает считывание кодовой комбинации с

5 информационных выходов 18.

Если на выходах второго счетчика 6 совместно с нулевыми значени ми выходов первого счетчика 5 в результате грубого поиска сформируетс  сразу код. равный коду

0 активного выхода блока 1 ввода информации , то работа шифратора будет выполн тьс  по упрощенному алгоритму, т.е. без потактового вычитани  единиц из кода превышени  (без точного поиска).

5

Claims (1)

1. Формула изобретени  Шифратор позиц:1-иного кода, содержащий блок вволл информации, выходы которого соединены с соответствующими входами первого элемента РАВНОЗНАЧНОСТЬ , информационными входами мультиплексора и первыми входами первого эле- мента сравнени , генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены с первыми входами соответственно первого и второго счетчиков, выходы которых соединены с соответствующими входами дешифратора, выходы дешифратора соединены с вторыми входами первого элемента сравнени , выход которого соединен с первым входом первого триггера, выход мультиплексора соединен с первым входом второго триггера и вторыми входами первого и второго элемен- тов И, выход элемента РАВНОЗНАЧНОСТЬ соединен с вторыми входами первого и второго счетчиков, третьим входом первого элемента сравнени , вторым входом первого триггера и вторым и третьим входами второго триггера, выход которого  вл етс  стробирующим выходом шифратора, первый выход первого триггера соединен с третьим входом второго элемента И, выход переполнени  первого счетчика соединен с третьим входом второго счетчика, отличающийс  тем, что, с целью повышени  быстродействи  шифратора, в него введены

   группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй элемент сравнени , третий триггер и второй элемент РАВНОЗНАЧНОСТЬ, выход которого соединен с третьим входом первого элемента И, первые входы второго элемента сравнени  соединены с соответствующими выходами блока ввода информации, вторые входы - с соответствующими выходами дешифратора, третий вход - с выходом первого элемента РАВНО- ЗНАЧНОСТЬ, выход - с первым входом третьего триггера, второй вход которого соединен с выходом первого элемента РАВНОЗНАЧНОСТЬ , первый выход третьего триггера соединен с четвертым входам второго элемента И, второй выход первого триггера соединен с первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй выход третьего триггера соединен с вторым входом второго элемента РАВНОЗНАЧНОСТЬ и первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы которых соединены с адресными входами мульти- клексора и  вл ютс  информационными выходами шифратора, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими выходами блока ввода информации.