SU809168A1 - Устройство дл сравнени чисел - Google Patents
Устройство дл сравнени чисел Download PDFInfo
- Publication number
- SU809168A1 SU809168A1 SU792773837A SU2773837A SU809168A1 SU 809168 A1 SU809168 A1 SU 809168A1 SU 792773837 A SU792773837 A SU 792773837A SU 2773837 A SU2773837 A SU 2773837A SU 809168 A1 SU809168 A1 SU 809168A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- elements
- trigger
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ
, Изобретение относитс к автоматике и вычислительной технике и может быть использовано при реализации технических средств цифровых вычислительных машин. Известно устройство дл сравнени П-раэр дных двоичных чисел, содержащее регистры сравниваемых чисел, элементы И, ИЛИ, НЕ, причем в каждом разр де устройства пр мые выходы соответствуюш,их разр дов первого и второго регистров сравниваемых чисел соединены с первыми входами соответственно первого и второго разр дных элементов И, вторые входы которых подключены к инверсным выходам тех же разр дов соответственно второго и первого регистров сравниваемых чисел, выходы первого и второго разр дных элементов И каждого разр да подключены ко входам установки единицы младшего разр да соответственно первого и второго регистров сравниваемых чисел и ко входам установки нул младшего разр да соответственно второго и первого регистров сравниваемых чисел, кроме того, выходы разр дных элементов И подключены ко входам элементов ИЛИ, выходы которых через элементы НЕ подключены ко входам оконечного элемента И 1. Недостатком этого устройства вл етс сравнение чисел без учета величины пол допуска сравниваемых чисел. Наиболее близким по техническому решению к предлагаемому вл етс устройство дл сравнени чисел, содержаш,ее два регистра, выходы которых через первую и вторую группу элементов И соединены соответственно со входами двоичного счетчика, триггеры, элементы И, ИЛИ, счетчик анализа , дешифратор, формирователь сигнала перезаписи, инвертор, шину начальной установки , подключенную к входам установки в нулевое состо ние первого и второго триггеров и к входу первого элемента ИЛИ, другой вход которого соединен с входной шиной «Стоп, котора подключена к входу установки в нулевое состо ние первого триггера и к одним из входов первого, второго и третьего элементов И, другие входы которых соединены с выходами дешифратора, входы последнего соединены с выходами счетчика анализа, один из входов которого подключен к шине «Старт, соединенной с входом второго элемента ИЛИ и с входами установки в единичное состо ние первого и второго триггеров, пр мые выходы которых подключены к входам четвертого и п того элементов И соответственно, другой вход четвертого элемента И соединен с вход ной шиной, а выход - с входом второго элемента ИЛИ, выход которого нодключен к входу А воичного счетчика, выход которого соединен с входом п того элемента И, выход которого подключен к второму входу счетчика анализа и через инвертор - с входом формировател сигналов нерезаписи , выход которого подключен к другим входам элементов И первой группы., другие входы элементов И второй группы соединены с выходом первого элемента ИЛИ, а ,соответствующий выход дешифратора соединен с входом установки в пулевое состо ние второго три|тера 2. Иедос1атком этого устройства вл етс его сложность. Цель изобретени - .ение .устройства . Иоставленпа цель достигаетс тем, что в устройстве, содержащем триггеры, элементы И, ИЛИ, НЕ, формирователь сигналов перезаписи группы элементов И, регистры, двоичный счетчик, причем первый вход управлени устройства соединен со входом установки в единичное состо ние первого триггера и первым входом первого элемента ИЛИ, выход которого подключен к информационному входу двоичного счетчика , выход KOTOpoio соединен через формирователь сигна.ЮВ перезаписи и эле.мент НЕ с управл ющими входами элементов И первой группы, информационные входы которых подключены к выходам первого регистра , а выходы элементов И первой группы соединены со входами первой гругп1ы двоичного счетчика, второй вход управлени устройства соединен с первы.м входом установки в нулевое состо ние первого триггера и с первым входом второго элемента ИЛИ, выход которого подключен к управл ющим входам элементов И второй группы, информационные входы которых соединены с выходами второго регистра, а выходы элементов И второй группы подключены ко входам второй группы двоичного счетчика, третий вход управлени устройства соединен со вторым входом второго элемента ИЛИ, примой выход первого триггера подключен к первому входу первого элемента И, второй вход которого соединен с информационным входом устройства, а выход - со вторым входом первого элемента ИЛИ, выход двоичного счетчика соединен со счетпым входом второго триггера, пр мой выход которого подключен ко второму входу установки в нулевое состо ние первого триггера и к первому входу второго элемента И, инверсный выход второго триггера соединен с первым входом третьего элемента И, вторые входы третьего и второго элементов И и первый вход четвертого элемента И подключены к третьему входу управлени устройства, третий вход второго элемента И соединен с пр мым выходом первого триггера , инверспый выход которого подключен ко второму входу четвертого элемента И. На чертеже представлена блок-схема устройства. Устройство содержит триггеры 1 и 2, элементы ИЛИ 3 и 4, элементы 5 И, группы элементов И 6 и 7, элементы И 8-10, двоичный счетчик 11, регистры 12 и 13, формирователь 14 сигналов перезаписи, элемент 15 НЕ, входы управлени 16-18, информационный вход 19, выходы устройства 20-22. Устройство работает следующим образом. Перед началом работы по входу 16 управлени поступает команда «Начальна установка на триггеры 1 и 2, устанавлива их в нулевое состо ние, и на эле.мент 4 ИЛИ, с выхода которого сигнал разрешени поступает на элементы 6 И, а так как параллельный код минимально допустимого числа поступает из регистра 12 па другие входы элементов 6 И, тов двоичном счетчике П устанавливаетс обратный код минимально допустимого числа. Затем команда «Начальна установка снимаетс . Процесс сравнени начинаетс в момент поступлени импульса «Пуск по входу 17 управлени - сигнал начала контролируемой последовательности. Эта команда поступает на элемент 3 ИЛИ, а затем на вход двоичного счетчика 11, дозаписыва к установленному в счетчике числу единицу . Таким образом в двоичном счетчике 11 находитс дополнительный код минимально допустимого числа. Одновременно команда «Пуск поступает на входы триггеров 1 и 2, устанавлива их соответственно в единичное и подтвержда нулевое состо ние. Триггер 1 дает разрешение на элемент 5 И. Импульсы контролируемой последовательности , поступающие на информационный вход 19 «Прием через элемент 5 И и элемент 3 ИЛИ, проход т на счетный вход двоичного счетчика 11. В момент поступлени па счетпый вход этого счетчика минима .чыю допустимого числа импульсов коптролируемой последовательности (Nmin ) па выходе двоичного счетчика 11 формируетс импульс переполнени , поступающий на счетпый вход триггера 2, устанавлива его в «1. В момент окончани импульса переполнени на выходе двоичного счетчика 11 через элемент 15 НЕ запускаетс формирователь 14 сигнала перезаписи, формиру короткий импульс разрешени перезаписи числа , соответствующего допуска сравниваемых чисел, из регистра 13 в двоичный счетчик 11. Параллельный код этого числа с выхода регистра 13 поступает на вход элементов 7 И, на другие входы которых поступает сигнал разрешени с формировател 14 сигнала перезаписи, обратный код числа, соответствующего полю допуска, устанавливаетс в двоичном счетчике 11, на счетный вход которого продолжают поступать импульсы контролируемой последовательности .
Как только количество импульсов, поступающих после установки в двоичном счетчике 11 обратного кода числа Д (Д - поле -допуска), станет равным Д-fl, с выхода двоичного счетчика 11 формируетс второй импульс переполнени , устанавливаюш,ий триггер 2 и триггер 1, св занный с пр мым выходом триггера 2, в .пулевое состо ние, преп тству дальнейшему прохождению через элемент И 5 импульсов контролируемой последовательности.
Состо ние триггеров 1 и 2 расшифровываетс элементами И 8-10. На вторые входы этих элементов поступает сигнал разрешейи в момент по влени команды «Стоп. В зависимости от состо ни триггеров 1 и 2 сигнал на индикацию формируетс с одного из элементов И 8 и 9 или 10.
Если А В, т. е. контролируема последовательность импульсов меньше минимально допустимого числа А, то на выходе двоичного счетчика 11 импульс переполнени не по витс и триггер 2 останетс в нулевом состо нии, а при поступлении команды «Стоп с первого элемента 8 И сформируетс сигнал на индикацию А В.
Если А В с учетом пол допуска сравниваемых чисел, то на выходе двоичного счетчика 11 по витс сигнал переполнени , устанавливаюш.ий триггер 2 в единичное состо ние. Триггер 1 остаетс в состо нии прежнем. При поступлении команды «Стоп на втором элементе 9 И сформируетс сигнал на индикацию А В.
Если А В, т. е. контролируема последовательность импульсов больше минимально допустимого числа А, то на выходе двоичного счетчика 11 по витс второй сигнал переполнени , устанавливающий триггер 2 в нулевое состо ние и триггер 1 сигналом с пр мого выхода триггера 2 - в нулевое состо ние. При поступлении команды «Стоп на третьем элементе 10 И сформируетс сигнал на индикацию А В.
Результат сравнени получают в момент окончани контролируемой последовательности импульсов - момент поступлени команды «Стоп. Команда «Стоп через элемент 4 ИЛИ поступаег на вход элемента 6 И, дава разрешение на перезапись обратного кода минимально допустимого числа из регистра 12. Устройство подготовлено к следующему циклу работы, который начинаетс в момент поступлени команды «Пуск
Введение в устройство новых конструктивных св зей, а именно подключение выхода двоичного счетчика к счетному входу второго триггера, нулевой установочный вход которого св зан с входной шиной «Пуск пр мой выход второго триггера соединен с нулевым установочным входом первого триггера и третьим входом второго элемента И. а инверсный выход этого же триггера соединен с первым входом первого элемента И,
приче.м пр мой и инверсный выходы первого триггера соединены соответственно с первым входом второго элемента И и с первым входо.м третьего элемента И, дает возможность снизить на 10-12% общее количество 5 используемых функциональных элементов - по сравнению с известным устройством.
Claims (2)
1.Авторское свидетельство СССР № 565296, кл. G 06 F 7/02, 03.06.74.
2.Авторское свидетельство СССР № 521566, кл. G 06 F 7/04, 17.05.74 (прототип). го ф f 7 го4 27 А 8А8 ф. Xl/ 22
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792773837A SU809168A1 (ru) | 1979-06-04 | 1979-06-04 | Устройство дл сравнени чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792773837A SU809168A1 (ru) | 1979-06-04 | 1979-06-04 | Устройство дл сравнени чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU809168A1 true SU809168A1 (ru) | 1981-02-28 |
Family
ID=20830982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792773837A SU809168A1 (ru) | 1979-06-04 | 1979-06-04 | Устройство дл сравнени чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU809168A1 (ru) |
-
1979
- 1979-06-04 SU SU792773837A patent/SU809168A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU809168A1 (ru) | Устройство дл сравнени чисел | |
SU913367A1 (ru) | Устройство для сравнения двоичных чисел 1 | |
SU809162A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU641442A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU575645A2 (ru) | Устройство дл срвнени следующих друг за другом чисел | |
SU734619A1 (ru) | Устройство дл программного управлени шаговыми двигател ми | |
SU586552A2 (ru) | Устройство дл формировани серий пр моульных импульсов | |
SU1295393A1 (ru) | Микропрограммное устройство управлени | |
SU1193658A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU423115A1 (ru) | Распределитель импульсов | |
SU1439582A1 (ru) | Устройство дл делени переменной на целое число | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1332315A2 (ru) | Устройство дл вычислени функции А @ | |
SU1177816A1 (ru) | Устройство дл имитации неисправностей ЭВМ | |
SU1256182A1 (ru) | Умножитель частоты следовани импульсов | |
SU521566A1 (ru) | Устройство дл сравнени чисел | |
SU898609A1 (ru) | Преобразователь напр жение-код с коррекцией динамической погрешности | |
SU767753A1 (ru) | Устройство дл сравнени чисел | |
SU1649547A1 (ru) | Сигнатурный анализатор | |
SU605229A1 (ru) | Формирователь адреса системы передач информации | |
SU679984A1 (ru) | Устройство дл контрол регистра сдвига | |
SU970367A1 (ru) | Микропрограммное управл ющее устройство | |
SU951718A1 (ru) | Устройство дл подсчета числа импульсов | |
SU769722A1 (ru) | Устройство задержки |