SU1543548A1

SU1543548A1 - Шифратор позиционного кода

Info

Publication number: SU1543548A1
Application number: SU884424570A
Authority: SU
Inventors: Владимир Иванович Плиш; Ярослав Владимирович Коханый
Original assignee: Предприятие П/Я В-8751
Priority date: 1988-04-04
Filing date: 1988-04-04
Publication date: 1990-02-15

Abstract

Изобретение относитс к вычислительной технике и автоматике и может быть использовано в устройствах кодировани информации. Цель изобретени - повышение быстродействи шифратора. Шифратор содержит генератор 1 тактовых импульсов, элемент И 2, счетчик 3, блок 4 ввода информации, коммутатор 5, мультиплексоры 6, 7 и элемент 8 эквивалентности. 1 ил.

Description

1

(Я)4424570/24-24

(22)04.04.88

(46)15.02.90. Бнш. № 6

(72)В.И.Плиш и Я.В.Коханый

(53)681.325 (088.8)

(56)Авторское свидетельство СССР

№ 1311033, кл. Н 03 М 7/00, 1987.

(54) ШИФРАТОР ПОЗИЦИОННОГО КОДА (57) Изобретение относитс к вычислительной технике и автоматике и может быть использовано в устройствах кодировани информации. Цель изобрете.-1 ни - повышение быстродействи шифратора . Шифратор содержит генератор 1 тактовых импульсов, элемент И 2, счетчик 3, блок 4 ввода информации, коммутатор 5, мультиплексоры 6, 7 и элемент- 8 эквивалентности. 1 ил.

с

Изобретение относитс к вычислительной технике и автоматике и может быть использовано в устройствах кодировани информации.

Цель изобретени - повышение быстродействи шифратора.

На чертеже представлена структурна схема шифратора.

Шифратор содержит генератор 1 так товых импульсов, элемент И 2, счетчик 3, блок 4 ввода информации, коммутатор 5, мультиплексоры 6 и 7 и элемент 8 эквивалентности.

Шифратор позиционного кода рабо- тает следующим образом.

В исходном состо нии отсутствуют сигналы на входах мультиплексора 6 и 7, уровни сигналов с их выходов разрешают прохождение тактовых им- пульсов через элемент И 2 на вход счетчика 3 и информации с пр мых выходов разр дов счетчика 3 (кроме старшего разр да) и единичного уровн с выхода элемента 8 эквивалентное- ти (как старшего разр да выходной ин- фо рмации) через коммутатор 5 на вход устройства.

При поступлении сигнала с одного из входов первойf или второй группы выходов (старшей) половины выходов блока 4 ввода-информации на один из входов мультиплексоров 6 и 7 на выходе элемента 8 эквивалентности по вл етс нулевой (остаетс единичный) уровень, поступающий на вход старшего разр да адресных входов мультиплексоров 6 и 7. При поступлении со счетчика 3 на остальные адресные входы мультиплексоров 6 и 7 кодовой ком- бинации, котора с учетом установившегос уровн адресного входа старшего разр да соответствует кодовой комбинации , разрешающей прохождение сигнала именно с данного информационно- гр входа, на выходе одного из муль- .типлексоров 6 и 7 по вл етс сигнал, запрещающий прохождение тактовых импульсов на вход счетчика 3. По вление сигнала на выходе мультиплексора 7 разрешает прохождение через коммутатор 5 информации с инверсных выходов счетчика 3 (кроме старшего разр да) и с выхода элемента 8 эквивалентности .

5

0 5

0 Q 5

5

0

Остановка счетчика 3 служит разрешением считывани информации с выходов устройства. После сн ти сигнала с выхода блока 4 ввода информации цикл работы.повториетс .

Таким образом, введение элемента совпадени повышает быстродействие устройства в среднем в два раза за счет того, что поиск активного выхода блока ввода информации ведетс двум мультиплексорами одновременно во встречном направлении и сразу только в той половине выходов, к которой относитс активный.

Claims

Формула изобретени

Шифратор позиционного кода, содержащий блок ввода информации, перва и втора группы выходов которого соединены с соответствующими информационными входами первого и второго мультиплексоров, генератор тактовых импульсов, выход которого соединен с первым входом элемента И, выход которого соединен с входом счетчика, пр мые выходы разр дов которого, кроме старшего, соединены с одноименными входами, кроме последнего, первой группы входов коммутатора и одноименными адресными входами первого мультиплексора , выход которого соединен с вторым входом элемента И, инверсные выходы разр дов счетчика, кроме старшего разр да, соединены с одноименными входами, кроме последнего, второй группы входов коммутатора и одноименными адресными входами второго мультиплексора, выход которого соединен с третьими входами элемента И и коммутатора, выходы которого вл ютс выходами шифратора, отличающийс тем, что, с целью повышени быстродействи шифратора, в него введен элемент эквивалентности, входы которого подключены к соответствующим выходам первой или второй группы блока ввода- информации, выход элемента эквивалентности соединен со старшими разр дами адресных входов первого и второго мультиплексоров и последними входами первой и второй групп входов коммутатора.