SU1001012A1 - Программируемый контроллер - Google Patents

Description

(5) ПРОГРАММИРУЕМЫЙ КОНТРОЛЛЕР

1

Изобретение относитс  к управл ющим системам с программным управлением и может быть использовано дл  логического управлени  станками и автоматическими лини ми.

Известен пpoгpaммиpye й контроллер , содержащий центральный процессор , программируемый блок пам ти, устройство, сканирующее содержимое пам ти, и функциональные блоки входных сигналов, выходных сигналов, таймеров , счетчиков неразрушаемой пам ти , оперативной пам ти Сканирующее устройство обеспечивает последовательный вывод кодов, содержащихс  в блоке пам ти и выдачу их в процессор и на функциональные блоки Л .

Недостатком его  вл етс  отсутствие защиты входных цепей контроллера от дребезга контактов, помех и пропадани  напр жени  питани  входных цепей, т.е. низка  достоверность ввода информации в процессор.

Наиболее близким техническим решением к предлагаемому  вл етс  устройство программного управлени , которое содержит генератор, счетчик, запоминающее устройство, процессор, се5 лекторы, дешифраторы, линейки вентилей И входных сигналов, блок формировани  выходных сигналов с элементами И,

Claims (2)

1. О Генератор обеспечивает счетчик тактовыми импульсамиi Счетчик формирует на выходах коды, по которым последовательно из запоминающего устройства считываютс  коды команд, которые по5 ступают на схему, состо щую из селекторов и дешифраторов. Эта схема обеспечивает открывание линеек вентилей И входных сигналов по командам из запоминающего устройства. Сигнал с выхо20 да вентилей поступает в процессор. В зависимости от сигнала и команды, поступающей в процессор, последний формирует сигналы управлени  дл  блока 310 .. - в а f i-i л ы X о д н ы X с и г н а л с в с эле Медост/гг ком изасспог-о усройства П1 ограммного управлен1-    вл етс  отл .тслвие защиты от дребезжа контак гов, помех и пропадани  нйпр жени  питаг-L -1 входных цепей, т ев, низка  помехоу; ойчивесть устройства. Дл  устранени  этого недостатка на всех входах необходимо устанавливать элементь защиты, что в целом увеличивает количество электронного оборудова ни  пропорционально количеству входов устройства Liejib изобретени  - повышение помехоус гой ЧИ8ОСТИ контроллера, Поставленна  цель достигаетс  теМ; а программируе№1Й контроллер , содержащий элементы согласовани  соединенные с входами контроллера, последовательно соединенные генерато импульсов, программный счетчик и пер вое запоминающее устройство, управл ющие выходы которого подключены к вычислительному блоку, а адресные выходы -к адресным входам блока формироеател  выходных сигналов, подклю 4cH ioro информационным входом к выхо ду вычислительного блока; а выходом к выходу контроллера, введены первый второй дешифраторы, формирователь |-п-Г1ульсов , адресный счетчик, кс/ммутатор , мультиплексор, второе запомина 0iii ,ee устоойстзо, регистр пам ти и |ажоритарк:ый элемент, информационные входы мультиплексора соединены с выходами элементов согласовани  а адресные входы - с адресными вxoдa и второго запоминающего устройства и выходами коммутатора 5 первые информационные входы которого соединены с выходами всех разр дов здресного счетчика,, а вторые информаги-юннье входы - с адресными выходами п :рвого запсмиi-iaroiuero устройства и с входами первого дешифратора, выходами подключенного через формирователь импул сов к управл  ощему входу коммутатора счетный вход адресного сметчика соединен с выходом одного из разр дов про граммного счетчика и с первым входом второго дешифратора, агорой вход ко торого соединен с выходом одного из разр дов адресного счетцика,, первый выход - с управл ющим входом второго запоминающего устройства, а второй выход - с управл ющим входом регистра пам ти, подключенного информационными входами к первым выходам второ24 го запоминающего устройства, ьторой выход которого соединен с информационным входом вычислительного блока, первый информационный вход - с выходом мультиплексора и одним из входов мажоритарного элемента, второй информационный -вход - с одним из выходов регистра пам ти, а третий информационный зход - с выходом мажоритарного элемента, подключенного вторыми входами к выходам регистра пам ти. Такойпрограммируелый контроллер обладает повышенной помехоустойчивостью , так как заключение о значении входного сигнала делаетс  на основании трех выборок сигнала, разнесенных во 13ремени, На чертеже приведена структурна  схемз контроллера. Программируемый контроллер содержит генератор 1 импульсов, программный счетчик 2, первое запоминающее устройство (ЗУ,1 3, состо щее из многоразр дных  чеек k пам ти и схемы 5 выборки многоразр дных кодов, вычислительный блок 6, блок 7 формировани  выходных сигналов, первый дешифратор 8, формирователь 9 импульсов, содержащий элемент 10 задержюи и элемент И 11, второй дешифратор 12, коммутатор 13, адресный счетчик 14, элементы 15 согласовани , мультиплексор 16, второе запоминающее устрой ство (ЗУ) 17, регистр 18 пам ти, мажоритарный элемент 19 Программируемый контроллер работает следующим образом. Генератор 1 формирует импульсы, которые с его выхода поступают на вход счетчика 2, На выходах счетчика 2 фор14ируетс  код, который подаетс  на управл ющие входы схемы 5, обеспечивающей выдачу содержимого из  чеек , код адреса которой установлен на входах схемы 5. Каждый следующий импульс устанавливает на выходах счетчика 2 новый адрес и так до тех пор, пока будет считано содержимое всех  чеек. Затем и,икл считывани  повтор етс . На выходах ЗУ 3 последовательно формируютс  коды команд, которые состо т из двух частей: кода адреса и кода операции . Код операции поступает на управл ю1цие входы блока 6, код адреса - на адресные входы блока 7, дешифратора 8 и коммутатора 13, блок 6 реализует логическую функцию над операндом поступающим на его вход 5 с выхода второго ЗУ 17, и операндом , хран щимс  в пам ти вычислитель ного блока 6, в соответствии с кодом операции на его управл ющих входах. Результат операции подаетс  с выхода блока 6 в блок 7, который по .команде из ЗУ 3 принимает операнд и формирует выходной сигнал, соответствующий значению операнда на том выходе адрес которого поступает в ЗУ 3. Мультиплексор 16 обеспечивает выбор входа, номер которого соответствует коду адреса, задаваемого адресным счетчиком Н, и подключение второго двоичного сигнала к выходу мультиплексора 16, Элементы 15, например оптроны, обеспечивают разв зку входных цепей контроллера и преобразование сигналов с параметрами входных цепей в сигналы с параметрами элементной базы контроллера. ЗУ 17 содержит три одинаковые строки  чеек пам ти. Количество  чеек пам ти в каждой строке равно количеству входных цепей (2), где п - количество разр дов в коде адреса. Номера трех  чеек пам ти, в которых происходит одновременна  запись или считывание информации, определ ютс  кодом на адресных входах второго ЗУ 17. Импульс записи, поступающий с выхода 1 дешифратора 12 производит запись информации в  чейки второго ЗУ 17: в  чейку, подключенную к входу 1 - с выхода мультиплексора 1б,  чейку, подключенную к входу Г1 - с выхода первого разр да регистра 18 пам ти, в  чейку, подключенную к вхо ду HI - с выхода элемента 19. Между импульсами записи ЗУ 17 работает в режиме чтени , и импульсами с выхода дешифратора 12 происходит запись в д разр да регистра 18 содержимого двух  чеек ЗУ 17. После окончани  импульса записи в регистр 18 на входах элемента 19 присутствует информаци  о сигнале во входной цепи, полученна  в три момен та времени О , Т , 2Т ,i от сто щей дру от друга на врем  , где Т - пе риод следовани  импульсов на выходах дешифратора 12, Элемент 19 передает на выход то значение сигнала , которое присутствует на боль . шинстве входов (двух или трех). В сл чае присутстви  во входной цепи помехи в течение времени меньшего TQ только одно из трех значений сигнала на входе элемента 19 неверно и на 12А вход ЗУ 17 передаетс  правильный сигнал о состо нии входной цепи, т.е. происходит селективное подавление помехи . При смене кодов на адресных входах мультиплексора 1б и ЗУ 17 сигналы о состо нии всех входных цепей после обработки в элементе 19 периодически записываютс  в третью строчку ЗУ 17. Передача информации из ЗУ 17 в блок 6 осуществл етс  под управлением специальной команды из ЗУ 3Эта команда состоит из двух полей разр дов , присутствующих на адресных выходах первого ЗУ 3: первое поле - разр ды с п+1 по К-й, второе поле - разр ды с 1 по п-й. Код первого пол  дешифрируетс  первым дешифратором 8 и обеспечивает выдачу через коммутатор 13 кода адреса входа контроллера, заданного вторым полем, на адресные входы мультиплексора 16 и ЗУ 17. Формирователь 9 обеспечивает формирование импульсов по переднему фронту выходных импульсов дешифратора В, что необходимо дл  синхронизации момента обращени  к второму ЗУ 17 с интервалом считывани  указанного ЗУ. Предлагаемый программируемый контроллер обладает повышенной помехоустойчивостью , что позвол ет исключить экономические потери, св занные с выходом из стро  управл емых объектов или браком обрабатываемых деталей. Формула изобретени  Программируемый контроллер, содержащий элементы согласовани , соединенные с входами контроллера, последовательно соединенные генератор импульсов , программный счетчик и первое запоминающее устройство, управл ющие выходы которого подключены к вычислительному блоку, а адресные выходы - к адресным входам блока формировани  выходных сигналов, подключенного информационным входом к выходу вычислительного блока, а выходом - к выходу контроллера, отличающийс  тем, что, с целью повышени  помехоустойчивости контроллера, в него введены первый и второй дешифраторы, формирователь импульсов, адресный счетчик , коммутатор, мультиплексор, второе запоминающее устройство, регистр пам ти и мажоритарный элемент, информационные входы мультиплексора сое7100 динены с выходами элементов согласо вани , а адресные входы - с адресны ми входами второго запоминающего устройства и с выходами коммутатора, первые информационные входы которого соединены с выходами всех разр дов адресного счетчика, а вторые информационные входы - с адресными выходами первого запоминающего устройства и с входа 1 первого дешифратора, выходом под-Ю ключенного через формирователь импульсов к управл ющему входу коммутатора, сметный вход адресного сметчика соединен с выходом одного из разр дов программного счетмика и с первым аходом второго дешифратора, второй вход которого соединен с выходом одного из разр дов адресного счетмика, первый выход - с управл юи|им входом второго запоминаюдего устройства, а второй вы-а 128 ход - с управл ющим входом регистра пам ти , подключенного информа1 ионныии входами к первым выходам второго -запоминающего устройства, второй выход которого соединен с информационным входом мультиплексора и с одним из входов мажоритарного элемента, второй ин(1юрмационный вход - с одним из выходов регистра пам ти, а третий информационный вход - с выходом мажоритарного элемента, подключенного вторыми входами к выходам регистра пам ти, Источники информации, прин тые во внимание при экспертизе 1,Срибнер Л,А. Программируемые контроллеры, их особенности и тенденции развити  - Управл ющие системы и машины, 1978, № 2.
2. 2.Патент Великобритании tf1507537, кл „ G 3 N опублик, 1978 (прототип),