SU1584097A1

SU1584097A1 - Устройство дл контрол очередности поступлени импульсов в N последовательност х

Info

Publication number: SU1584097A1
Application number: SU884380571A
Authority: SU
Inventors: Валерий Павлович Ремезов; Эдуард Рафалович Лесневский
Original assignee: Предприятие П/Я А-3327
Priority date: 1988-01-12
Filing date: 1988-01-12
Publication date: 1990-08-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол последовательностей сигналов в автоматизированных системах управлени . Целью изобретени вл етс обеспечение возможности контрол перекрывающихс во времени импульсных сигналов. Устройство дл контрол очередности поступлени импульсов в N последовательност х содержит входные шины 1-1 ... 1-N, блоки 2-1 ... 2-(N-1) анализа, шину 3 сброса, выходные шины 4-1 ... 4-(N-1) ошибки, а каждый из блоков 2-1 ... 2-(N-1) анализа содержит элементы И-НЕ 5 и 6, триггер 7. Цель достигаетс за счет введени в каждый из блоков 2-1 ... 2-(N-1) анализа триггера 8 и образовани новых функциональных св зей. 2 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля последовательностей сигналов в автоматизированных системах управления.

Цель изобретения - обеспечение возможности контроля неперекрывающихся во времени импульсных сигналов..

На фиГ. 1 показана структурная jq электрическая схема устройства; на фиг. 2 - временные диаграммы, поясняю.щие работу устройства для случая N=2.

Устройство (фиг. 1) содержит входные шины 1-1...1-N, блоки 2-1... 2-(N-1) анализа, входы сброса которых соединены с шиной 3 сброса, а выходы (соответственно с выходными шинами (4-1..,4-(N-1) ошибки. Каждый из блот ков 2 анализа содержит первый эле- 20 (мент И-НЕ 5, выход которого соединен ’с первым входом второго элемента Й-НЕ 6 и S-входом первого триггера, R-вход (которого соединен с входом сброса этого же блока 2 анализа и R-входом вто- $ рого триггера 8, прямой выход с выходом этого блока 2, инверсный выход с вторым входом элемента И-НЕ 6, третий вход которого соединен с первым входом блока 2, выход - с S-входом jq триггера 8 и вторым входом элемента И-НЕ 5, первый вход которого соединен с вторым входом блока 2, третий.

;вход - с инверсным выходом триггера 8. Первый вход блока 2-i анализа соединен с входной шиной 1-ί, второй вход - с входной шиной 1-(i+1), где 1=1,2,...,N-1.

Устройство работает следующим обПравильная последовательность контролируемых сигналов определяется последовательным поступлением сигналов на шины 1-1, 1-2, 1-3...1-N устройства. Поэтому при правильной последовательности сигналы поступают сначала на первый, а затем на второй вход каждого из блоков 2-1..,2-(N-1) анализа.

Рассмотрим работу блока 2-1 анализа при правильной последовательности сигналов. В этом случае при поступлении сигнала на шину 1—1 устройства (фиг. 2а) сигнал логической 1 поступает на первый вход блока 2-1 анализа и далее на третий вход элемента И-НЕ 6, на втором и первом входах которого также установлены Уровни логической 1. В результате на выходе элемента И-НЕ 6 формируется сигнал логического 0 (фиг. 2в), который поступает на второй вход элемента И-НЕ 5 и блокирует его, а также на S-вход триггера 8 и устанавливает его в состояние логической 1. Сигнал логического 0 с инверсного выхода триггера 8 \ (фиг.2д) поступает на третий вход элемента И—НЕ 5 и подверждает его блокировку после окончания сигнала на шине 1-1 устройства. Сигнал с шины Ί-2 (фиг. 2б), поступающий на второй вход блока 2-1 анализа, поступает на первый Ъход элемента И—НЕ 5, который забло-кирован сигналами логического О на, втором и третьем входах элементов И-НЕ 5, если присутствует сигнал на шине 1-1 устройства, или сигналом логического ”0, только на третьем входе элемента И-НЕ 5, если разом.

Перед началом работы триггеры 7 и 8 блоков 2-1..,2-(N-1) анализа сигналом по шине 3 сброса (фиг.2з) устанавливаются в нулевое состояние.

Уровни логической 1 с инверсных выходов триггеров 7 и 8 (фиг. 2д,е) поступают на один из входов элементов И-НЕ 6 и 5 соответственно. Уровни · логического 0, поступающие с шин 1-1...1-N устройства (фиг. 2а,б) на входы блоков 2-1...2-(N-1) и далее на соответствующие входы элементов’ И-НЕ 5 и 6, формируют уровни логической 1 на выходах элементов И-НЕ 5 и 6 (фиг. 2в,г), которые поступают на S-входы триггеров 7 и 8 и‘на соответствующие входы элементов И-НЕ 6 и 5 соответственно.

4θ к моменту поступления сигнала на шину

1- 2 сигнал на шине 1-1 устройства заканчивается. Поэтому сигнал логического О¹' на выходе элемента Й-НЕ 5 не формируется и триггер 7 остается в нулевом состоянии. Таким образом, при поступлении сигналов на первый, а затем на второй входы блока 2-1 анализа, независимо от их длительности; триггер 7 не устанавливается и сигнал на шине 4-1 ошибки блока 2-1 анализа нс. формируется.

При правильной последовательности сигналов на шинах 1-1...1-N устройства остальные блоки 2-2...2-(N-1) анализа работают аналогично и сигналы на шинах 4-2...4-(N-1) блоков 2-2...

2- (N-1) анализа не формируются.

По окончании контролируемой последовательности перед очередным циклом

1584097 ⁶ циальные сигналы), а также, в отличие от известного, за счет фиксации сигналов в блоках анализа дополнительно контролирует порядок поступления импульсных, сигналов. Это позволяет значительно расширить область применения устройства. Так, например, устройство может быть использовано для контроля тактов обмена информацией различных цифровых устройств, в частности интерфейсов ввода вывода ЭВМ.

контроля блоки 2.1...2-(N-1) анализа необходимо установить в исходное состояние сигналом, подаваемым на шину 3 сброса устройства.

В случае, если последовательность контролируемых сигналов неверна, то на входы хотя бы одного из блоков 2-1...2-(N-1) анализа сигналы поступают в неверной последовательности, т.е. сначала поступает сигнал на вторую, а затем на первую шину хотя бы одного из блоков 2-1...2-(N-1) анали10 за. Предположим, что контролируемые сигналы поступают сначала на шину 1-2, а затем на шину 1-1 устройства (фиг. 2а,б), В этом случае сигналы поступают сначала на второй, а затем на первый входы блока 2-1 анализа.

По сигналу, поступающему на первый 20 вход элемента И-НЕ 5.на его выходе формируется сигнал логического 0 (фиг. 2г), который по S-входу переводит триггер 7 в единичное состояние. Сигнал логического О” с инверсного 25 выхода триггера 7 поступает на второй вход элемента И-НЕ 6 и блокирует его. Сигнал логической 1 с прямого выхода триггера 7 поступает на выход блока 2-1 анализа и далее на шину 4-1 30 ошибки устройства, сигнализируя об ошибке. Аналогично работают и остальные блоки 2-2..,2-(N-1) анализа. Так,

Claims

Формула изобретения

15 Устройство для контроля очередности поступления импульсов в N последовательностях, содержащее N-1 блоков анализа, причем первый вход i-ro блока анализа соединен с i-й входной шиной, второй вход - с (i+0-й входной .··: шиной, а выход - с i-й выходной шиной ошибки, где i=1,2,...,(N-1), вход сброса каждого из блоков анализа соединен с шиной сброса, причем каждый из блоков анализа содержит первый элемент И-НЕ, первый вход которого соединен с вторым входом блока анализа, а выход - с первым входом второго элемента И-НЕ и с S-входом первого триггера, R-вход которого соединен с входом сброса блока анализа, отличающееся тем, что, с целью обеспечения возможности контроля ненапример, если на входные шины устройства поступают импульсы в последовательности 1-1, 1-3, 1-2, 1-4,

1-5, ...» 1-N, то сигнал формируется на шине 4-2 ошибки устройства, сигнализируя о том, что импульс на шину 1-3 устройства поступил раньше, чем на шину 1-2,

Таким образом, устройство формирует сигналы ошибки в случае нарушения порядка поступления асинхронных сигналов, которые при дальнейшей работе устройства не изменяются (потенперекрывающихся во времени импульсных сигналов, в каждый из блоков анализа введен второй триггер, S-вход которого соединен с выходом второго элемента И-НЕ и с вторым входом первого эле; мента И-НЕ, инверсный выход - с треть· эд им входом первого элемента И-НЕ,

R-вход - с R-входом первого триггера, прямой выход которого соединен с выходом блокй анализа, а инверсный выход - с вторым входом второго элемен45 та И-НЕ, третий вход которого соединен с первым входом блока анализа.

а δ

г δ

е ж

+-+ I I

1 i Н I I I I I I “Т

I-- I I г I н I I -1—

Фиг. 2

I п I

I U

I i

I 1

I I

I л гт I I I I rt

I I +

I I I t