SU813436A2 - Устройство дл контрол логическихСХЕМ - Google Patents
Устройство дл контрол логическихСХЕМ Download PDFInfo
- Publication number
- SU813436A2 SU813436A2 SU782635228A SU2635228A SU813436A2 SU 813436 A2 SU813436 A2 SU 813436A2 SU 782635228 A SU782635228 A SU 782635228A SU 2635228 A SU2635228 A SU 2635228A SU 813436 A2 SU813436 A2 SU 813436A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- input
- keys
- signal
- output
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
1
Изобретение относитс к средствам дл испытани цифровых устройств и обнаружении ошибок в их работе на основе тестировани .
По основному авт. св. № 595735 известно устройство дл контрол логических схем, содержащее схемы сравнени , регистры задани , ко.ммутаторы-формйрователи, компараторы , блоки индикации и управлени и блок эталонов. Работа устройства основана на анализе откликов контролируемой схемы па контрольные тесты, содержащие инфррмаиию об уровн х сигналов на входах и выходах испытуе.мой схе.мы 1.
Недостатком этого устройства вл етс невысока достоверность контрол .
Цель изобретени - повышение достоверности информации.
Дл достижени поставленной цели в уст ийство дл контрол логических схем введены переключатель и узел контрол регистров , при этом узел контрол регистров содержит элементы И-НЕ, ключи, индикатор , элемент ИЛИ и формирователь сигнала, при этом каждый разр д задающего регистра подключен к первому входу соответствующего элемента И-НЕ и через соответствующий ключ первой группы со вторым входом элемента И-НЕ, выходы ключей первой группы попарно объединены и через соответствующий ключ второй группы выходы элементов И-НЕ подключены к соответствующим входам элемента ИЛИ, вы.чод которого соединен с индикатором и формирователем сигнала, выход которого подключен ко входу переключател , выход которого соединен с соответствующими входами регистров .
.На чертеже изображена принципиальна схема предлагаемого устройства.
Устройство содержит задающий регистр 1, элементы И-НЕ 2-5, элемент ИЛИ 6, индикатор 7, формирователь 8 сигнала, ключи 9-14, приемник 15 инфор.мации, переключатель 16.
Выход первого разр да задающего регистра 1 соединен со входом элемента И- -НЕ 2. Выход второго разр да соединен со входом элемента И-НЕ 5 и далее выход
каждого последующего разр да регистра 1 соединен со входом соответствующего элемента И-НЕ 4 и 5. На чертеже показано только четыре разр да регистра 1. Выходы всех схем антисовпадений соединены со входамп элемента ИЛИ 6, выход которого соединен с индикатором 7 и с формирователем 8 сигнала. Вход каждого э-темента И-НЕ 2-5, соединенный с выводом разр да регистра 1, соединен соответственно через один из ключей 9-12 со вторым входом этого же элемента И-НЕ, т. е. вход схемы 2 через ключ 9 соединен со вторым входом этой же схемы 2, вход схемы 3 соединен через ключ 10 со вторым входом 3 и т. д. Аналогично соединены входы всех последующих элементов И - НЕ. Кроме того, выиоды ключей 9-10 и 11 - 12 попарно соединены между собой посредством ключей 13 и 14. Выводы разр дов регистра 1 соединены с приемником 15 информации.
Работа предлагаемого устройства происходит в два этапа при замкнутых ключах 3 и 14.
На первом этапе замыкаютс ключи, св занные , например с нечетными разр дами регистра 1 (на чертеже ключи 9 и 11). Размыкатели 10 и 12, св занные с четными разр дами регистра 1, остаютс разомкнутыми. Во все разр ды регистра I записываетс одинаковый сигнал. При этом сигнал с нечетных разр дов регистра 1 поступает на соединенные с ни.м схемы 2 и 4 антисовпадеиий и через замкнутые ключи 9 и 11 на вторые входы этих схем. Поэтому на выходах схем 2 и 4 действует сигнал «О. Одновременно через замкпуты е ключи. 13 и 14 сигнал с нечетных разр дов поступает на вторые входы схем 3 и 5 антисовпадений, на первые входы которых действует сигнал с четных разр дов регистра 1. Если сигналы , записанные в четных разр дах, совпадают с сигналами, записанными в соседних с ними нечетных разр дах, то на выходе элеметов И-НЕ 3 и 5 будет действовать сигнал «О. При несовпадении этих сигналов на их выходе по витс сигнал «1, который через элемент ИЛИ 6 включит индикатор через формирователь 8 сигнала остановит устройство дл контрол логических схе.м.,
При замкнутых ключах 9 и 11 в регистр 1 записываетс последовательно сигнал «О «1 и «О. После этого начинаетс второй этап работы устройства, при котором ключи 10 и 12 замь1каютс , а ключи 9 и 11 размыкаютс . Работа устройства на этом этапе аналогична описанной выше. При этом сигнал, записанный во втором и четвертом разр дах регистра 1, действует соответственно на оба входа схем 3 и 5 антисовпадений , вследствие чего на их выходах действует сигнал «О. Сигнал с вывода второго разр да через замкнутые к«1ючи 10 и 13 поступает на ход элементов И-НЕ 2, где сравниваетс с сигналом, записанным в первом разр де регистра 1. Сигнал с вывода третьего разр да регистра I через замкнутые ключи 11 и 14 поступает на .вход
схемы 5,где сравниваетс с сигналом, записанным в четвертом разр де регистра 1. На этом этапе так же в регистр 1 последовательно записываютс сигналы «О, Ь и «0. В случае по влени сигнала несовпадени
указанны.м способом через элемент ИЛИ 6 происходит включение индикатора 7 и через схему формировател 8 сигналов устройства .
После окончани описанных выше процессов самоконтрол ключи 13 и 14 замыкаютс , а ключи 9-12 размыкаютс , благодар чему разр ды задающего регистра оказываютс соединенными с приемником 15 информации. В качестве приемника 15 информации в зависимости от функции, выполн емой задающим регистром в устройстве , могут, быть соответствующие схемы сравнени или схема сравнени и коммутатор-фор .мирователь. Затем } ачинаетс контроль испытуемой схемы, осушествл емый в соответствии с програм.мой ее испытани . Управление ключами 9-14 осуществл етс программным путем через блок управлени известного устройства.
Таким образом, предлагаемое устройство позвол ет периодически произвести контроль
исправности задающих регистров. Кро.ме
того, проверке .на рабочих режимах подвер: стс и устройство са.моконтрол , так как
.учаевозникновени в нем неисправно: .i на эfиx режимах произойдет включение
индикатора 7 и остановка устройства.
Claims (1)
- Формула изобретениУстройство дл контрол логических хем по авт. св. № 595735, отличающеес ем, что, с целью повыщени достоверности информации, в устройство введены переключатель и узел контрол регистров, при этом узел контрол регистров содержит элементы И-НЕ, ключи, индикатор, элемент ИЛИ и формирователь сигнала, при этом каждый разр д задающего регистра подключен к первому входу соответствующего элемента И-НЕ и через соответствующий ключ первой группы со вторым входом элемента И-НЕ, выходы ключей первой группы попарно объединены и через соответствующий ключ-второй группы выходы элементов И-НЕ подключены к соответствующим входам элемента ИЛИ, выход которого соединен с индикатором и формирователе.м сигнала , выход которого подключен ко входу переключател , выход которого соединен с соответствующими входами -регистров.Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 595735, кл. G 06 F 11/00, 1977 (прототип).ЯГ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782635228A SU813436A2 (ru) | 1978-06-28 | 1978-06-28 | Устройство дл контрол логическихСХЕМ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782635228A SU813436A2 (ru) | 1978-06-28 | 1978-06-28 | Устройство дл контрол логическихСХЕМ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU595735 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU813436A2 true SU813436A2 (ru) | 1981-03-15 |
Family
ID=20772965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782635228A SU813436A2 (ru) | 1978-06-28 | 1978-06-28 | Устройство дл контрол логическихСХЕМ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU813436A2 (ru) |
-
1978
- 1978-06-28 SU SU782635228A patent/SU813436A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100950612B1 (ko) | 디버그 회로 | |
DE19952262A1 (de) | Schaltungssystem und Verfahren zum Prüfen von Mikroprozessoren | |
SU813436A2 (ru) | Устройство дл контрол логическихСХЕМ | |
JPS61272668A (ja) | システムlsi | |
JPH07198799A (ja) | 高速化した試験パターン発生器 | |
US4358847A (en) | Electrical circuit test apparatus and method | |
CN112698187B (zh) | 一种提高集成电路测试覆盖率的方法及装置 | |
JPH0455774A (ja) | 同期型ff間のオーバディレイテスト方式 | |
SU484521A1 (ru) | Устройство дл обнаружени ошибок в цифровых автоматах | |
SU1236474A2 (ru) | Устройство управлени | |
SU584323A1 (ru) | Устройство дл контрол блоков передачи информации | |
SU1481773A1 (ru) | Устройство дл диагностики неисправностей цифровых узлов | |
SU1193679A1 (ru) | Устройство дл контрол логических блоков | |
JP2642265B2 (ja) | 論理回路のテストパターンの検査方法 | |
SU1183969A1 (ru) | Устройство для контроля логических блоков | |
SU1084804A2 (ru) | Устройство дл отладки тестов | |
SU656076A1 (ru) | Устройство дл поиска неисправностей в дискретных объектах | |
SU766053A1 (ru) | Мажоритарно-резервированный триггер | |
JPH0567949A (ja) | フリツプフロツプ回路 | |
JPS6088371A (ja) | 論理回路 | |
SU930318A2 (ru) | Трехканальный резервированный распределитель импульсов | |
SU1385105A1 (ru) | Устройство сигнатурного контрол проводных соединений | |
SU1672453A1 (ru) | Тестопригодное логическое устройство | |
SU1160414A1 (ru) | Устройство дл контрол логических блоков | |
SU643955A1 (ru) | Устройство дл обучени операторов радиоэлектронной аппаратуры |