SU842611A1 - Устройство дл определени знакаРАзНОСТи дВуХ иМпульСНыХ пОСлЕдОВАТЕльНОСТЕй - Google Patents

Description

Изобретение относитс  к автомати ке и вычислительной технике и может использоватьс  при построении автоматизированных систем контрол  и уп равлени  . Известно устройство дл  определе ни  знака разности двух частот, содержащее два триггерных блока вычитани  частот, выходы которых соединены с установочными входами выходного триггера Л . Недостатком данного устройства  вл етс  то, что оно не может приме н тьс  дл  определени  знака разности фаз двух равных на частоте сигналов. Известно также устройство дл  по лучени  разности частот двух импул ных последовательностей, содержаще элементы И, два триггера и элемент ИЛИ 2 . Данное устройство также не формирует сигнала знака разности фаз при равных входных частотах. Цель изобретени  - расширение функциональных возможностей устрой ства. Указанна  цель достигаетс  тем, что в устройство дл  опр еделени  з ка разности двух импульсных послед нательстеи, содержащее первый и второй элементы И, первые входы которых соединены с первыми входами соответственно третьего и -гетвертого элементов И, выходь; которых подключены ко входам первого триггера, и второй триггер, пр мой и И1-:версный выходы которого соединены со вторыми входами соответстренно второго и четвертого элементов ;-1 , причем выходы первого и второго элементов И через элемент ИЛИ соединены г первым входом BTOpoio триггера, ,;- -:олнительно введен триггер, первый :-:ход которого соединен с выходом элемента ИЛИ, а пр мой и инверсный выхо.ды подключены ко вторым входдам соответственно первого и третьего элементов И, при этом выходы третьего и четвегртого элементов И соединены со вторыми входами соответствен -: второго и дополнительного триггеров. г-а фиг.1 представлена структурна  схема устройства; на фиг,2 и 3 временные диаграмлм, по сн ющие его работу. УстрОйство содеГЖит входные шины 1 и 2, блок 3 исключ-(ии  совпадающих импульсор, 3.:ieMr-HTh,; И 4-7, элемент ИЛИ 8 и триггеры 1-11.

УСТРОКСТ-ВО i./::60 гон-, , у-.

образом,

На входпмс: 1П-:;ы : .: поступают : ослол;( .

РОТКИХ импульсом : ИЗг1е 1Яюи:;1:.М :;

частотами i ,, ч Г-- j.RnCi.: -: II;:KJ ни  совиад аю иил HM;;;/J; .jrcvi; -3 ; ТИТ на nepBt e вхо:л ; ;:G;v(:-;f(.) -i и 5 (фиг.2а и  , арчкс B:.O;VV ментов Я б и 7 vTvHr.e) чг/иуг;: совпадающий: зо воемеп:.

наход тс  в иу сьсл: с:.:-:, г: ;; :: li

Ка их пр мых ВКХОД5Х у r, .,

гичесхий О ,, заг:ро:, ;;rx-ix;; кие импульсов с .-о,ц5 У:п:С-. ,у, ки  совпадаюгдих .: ;п:Лп;. ;/,.к; - ;е: элементы И 5 ,; 6 , а на :; 3t;pC выходах - логичасгга  ; c,-:-ipf

;цаЯ ПрОХОЖ,:,:: Н ЧЯ у .;f Ь .; ; ОТ);:

элементы Vi 4 к 7, .1,ог с ;-i;. : : BijJ.i по вилс  га элег ентов И 4 :,; 5. Tax ;-а ; ро;ч входе элемента И л уС а Ч;потенциал ,, оазропагоЦий этого импульса (фиг , 2-- : ,, тс ной :мпульс элемента v -i установит тригаеро: 9 и 11 ное состо ние (гьи: ., - фу. Так как на прпмоа- E4},:o;ie чу устаноПУ1еиа .ГОТУУЕПСКУ у . мент Л б пролус Сс а .у ,,. у; сброса тсИггсроУ) 5 1у/ , Л состо ние тр-Гуора 9 .:-( у: тивоположное . а триг;31. 17 и : а мен ют своего сос-го/1--и  I-s с;

тем, что три ТерЬ; ,- УГ ухгху;.;-;

в  улевос coc Ouaic , K Lf/ooc faic смотрено вьлте , vc i r;o;vy - ак:: У(-В состо нии оЖ1уу:а;уу;; ,;:-УУ...У у у ат; -у ходах блока УСЧУИСЧСУИ-ГУ УУ у у л.. :, HMnyjrbcoB , Jlajec: у с гг:с;: утаа Уа7:тает при Г.. f-. аналс-1Г -у-уа , : ;- .аи ние григ: ера 1 i ay/: зтаьл и:. у:,-уу;у,с  . С изменением axopiiijx -а-.;- ; а ар г,, : L алемену- И .. ; ууг:-ха::де ие импульаоа уо а / .ууса о :-y,y-;fj плака 3 нсключаииг; СОУ::. г:/ пульсов ,леО г- -суг.-у. i вход триггера 10 v--y.y : мент /1 5 (фиг. Эк; ;-5:3(у-.у ууу прохождение ча ауау;вг;:а -у-у.. .. :у ров кмпульсоа с у.:;ау.у х: а 3 исключени  ссзпадаюииа имау; уаах (фиг,2а). При этом сосаа уиа вьхадного триггера 11 меи ет у  ;;а

td

(PUCJ

/,г

, г

/,г

а

§

;-Лглги 1 л

е ИПЩж-1 .-L

3

с -

. J

(руг 2

Claims (1)

1. Поставленная цель достигается тем, что в устройство, содержащее селектор синхроимпульсов и блок приоритета, входа-выхода которых подключены к внешней магистрали устройства, адресный блок .и блок обнаружения паузы, входа которых соединены’с внешней магистралью устройства, коммутатор и схему сравнения, первым входом соединенную через счетчик сообщений с выходом селектора синхроимпульсов, причем первый вход-выход коммутатора соединен с внешней магистралью устройства, введены блок памяти, коммутационный регистр, селектор сигнала запуска и группа