SU1652994A1 - Устройство дл индикации - Google Patents
Устройство дл индикации Download PDFInfo
- Publication number
- SU1652994A1 SU1652994A1 SU894653584A SU4653584A SU1652994A1 SU 1652994 A1 SU1652994 A1 SU 1652994A1 SU 894653584 A SU894653584 A SU 894653584A SU 4653584 A SU4653584 A SU 4653584A SU 1652994 A1 SU1652994 A1 SU 1652994A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- multiplexer
- output
- input
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
Изобретение относитс к автоматике и может быть использовано в устройствах дл индикации. Целью изобретени вл етс упрощение устройства. Цель достигаетс тем, что в устройство, содержащее знако- синтезирующий индикатор 4, соединенный С выходами распределител 2 импульсов и выходами триггеров 5, первый мультиплексор б, соединенный с элементами ИСКЛ ЮЧА- ЮЩЕЕ ИЛИ 9, генератор 1 импульсов, соединенный с формирователем 3 импульсов, блок 8 оперативной пам ти, соединенный с первым мультиплексором 6, элемент И 10, введен второй мультиплексор 7. В устройстве реализована процедура мультиплексного отображени знаковой информации с перебором сегментов индикатора. Особенностью вл етс минимизаци внутренних переключений триггеров 5 за счет сравнени в каждом цикле требуемого их состо ни с прежним. Это сравнение обеспечено в предлагаемом устройстве по сравнению с известным более простыми средствами. 1 ил
Description
Ј51
Изобретение относитс к автоматике и может быть использовано в устройствах дл визуального представлени информации с динамическим управлением при формировании изображени с перебором элементов .
Цель изобретени - упрощение устройства .
На чертеже представлена схема устройства .
Устройство содержит генератор 1 тактовых импульсов, распределитель 2 импульсов , формирователь 3 импульсов, знакосинтезирующий индикатор 4, триггеры 5, первый б и второй 7 мультиплексоры, блок 8 оперативной пам ти, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, элемент И 10, счетчик 11, дешифратор 12, элементы 13 задержки, регистры 14 и шифратор 15.
По импульсам с генератора 1 распределитель 2 последовательно принимает состо ни , каждое из которых соответствует одному из формируемых элементов изображени (одному сегменту). Каждому из состо ний распределител 2 соответствует наличие разрешающего напр жени на одном из его первых выходов, управл ющих сегментными входами индикатора 4, и двоичный код формируемого в данный момент сегмента на его вторых выходах.
В формирователе 3 каждый из импульсов с генератора 1 последовательно проходит по элементам 13 задержки, поочередно по вл сь на каждом из п выходов форми- ровател 3. Импульсом с каждого выхода формировател 3 производитс считывание информации из соответствующего регистра 14 блока 8 пам ти. Считанна информаци преобразовываетс шифратором 15 в код сегментов. Период генератора 1 выбирают намного меньше времени опроса всех разр дов устройства (всех регистров 14), определ емого временем задержки всех элементов 13.
Мультиплексор 6 по управл ющим сигналам с вторых выходов распределител 2 последовательно выдает коды элементов А, В, С, ... G: первым в цикле формируетс сегмент А, затем сегмент В, далее С и т.д. Мультиплексор 7 по этим же управл ющим сигналам выдает следующие элементы: при. формировании сегмента А - инверсный код элемента А, сегмента В - пр мой код элемента А, предшествующего коду элемента В на выходе мультиплексора 6, сегмента С - код элемента В, предшествующего коду элемента С на выходе мультиплексора 6, и т.д. Сигналы с мультиплексоров б и 7 сравниваютс элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 9.
При формировании сегмента А (первого в цикле) его код сравниваетс со своей инверсией и на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 в это врем присутствует 1,
что используетс дл принудительной установки триггеров 5 в состо ние, соответствующее коду элемента А. При формировании следующих сегментов производитс сравнение текущего элемента с
0 предыдущим: В с А, С с В и т.д. В случае совпадени кодов текущего и предыдущего элементов исключаетс необходимость переключени соответствующего триггера 5. При этом уровень О с выхода элемента
5 ИСКЛЮЧАЮЩЕЕ ИЛИ 9 запирает С-вход и D-вход (через элемент И 10) данного триггера 5. При неравенстве элементов уровень 1 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 разрешит прохождение на С-вход
0 данного триггера 5 импульса опроса данного разр да с соответствующего выхода формировател 3, а гакже прохождение на D-вход данного триггера через элемент И 10 кода элемента информационной комбина5 ции. Триггер 5 устанавливаетс в требуемое состо ние. Лишние переключени триггеров 5 исключаютс .
Число переключений логических элементов , необходимое дл работы устройст0 ва, примерно такое же, как и в известном устройстве. Однако предлагаемое устройство по сравнению с известными характеризуетс значительно меньшими аппаратурными затратами.
5
Claims (1)
- Формула изобретени Устройство дл индикации, содержащее знакосинтезирующий индикатор, информационные входы которого соединены с0 выходами первой группы распределител импульсов, управл ющие входы знакосин- тезирующего индикатора соединены с выходами триггеров, первый мультиплексор, управл ющие входы которого соединены с5 выходами второй группы распределител импульсов , а информационные входы соединены с выходами блока оперативной пам ти, выход первого мультиплексора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ0 ИЛИ, выход которого соединен с входами разрешени записи триггеров и первым входом элемента И, формирователь импульсов опроса, вход которого соединен с выходом генератора тактовых импульсов, а выходы 5 с входами разрешени считывани блока оперативной пам ти и с тактовыми входами триггеров, информационные входы блока оперативной пам ти вл ютс информационными входами устройства, а входы управлени записью - управл ющими входами5 1652994бустройства, отличающеес тем, что, свторым входом элемента ИСКЛЮЧАЮЩЕЕцелью упрощени устройства, в него введенИЛИ, причем второй вход элемента И соевторой мультиплексор, управл ющие входыдинен с выходом первого мультиплексора, акоторого соединены с выходами второйвыход - с информационными входами триггруппы распределител импульсов, инфор-5 герое, вход распределител импульсов соемационные входы соединены с выходамидинен с выходом генератора тактовыхблока оперативной пам ти, а выход - соимпульсов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894653584A SU1652994A1 (ru) | 1989-02-21 | 1989-02-21 | Устройство дл индикации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894653584A SU1652994A1 (ru) | 1989-02-21 | 1989-02-21 | Устройство дл индикации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1652994A1 true SU1652994A1 (ru) | 1991-05-30 |
Family
ID=21430117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894653584A SU1652994A1 (ru) | 1989-02-21 | 1989-02-21 | Устройство дл индикации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1652994A1 (ru) |
-
1989
- 1989-02-21 SU SU894653584A patent/SU1652994A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Nfe 877604. кл. G 09 G 3/04, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1652994A1 (ru) | Устройство дл индикации | |
SU433627A1 (ru) | Устройство формирования импульсных последовательностей | |
SU1151942A1 (ru) | Устройство дл ввода информации | |
SU1267412A1 (ru) | Устройство микропрограммного управлени | |
SU746901A1 (ru) | Селектор импульсов | |
SU830359A1 (ru) | Распределитель | |
SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
SU1569904A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1698905A1 (ru) | Формирователь видеосигнала | |
SU1410057A1 (ru) | Коррел ционное устройство дл определени задержки | |
SU1370754A1 (ru) | Устройство дл контрол импульсов | |
SU1010632A1 (ru) | Устройство дл задани тестов | |
SU424119A1 (ru) | Устройство для управления шаговыми двигателями | |
SU1211801A1 (ru) | Устройство дл индикации | |
SU1661992A1 (ru) | Пересчетное устройство | |
SU1462281A1 (ru) | Генератор функций | |
SU1682996A1 (ru) | Устройство дл ввода информации | |
SU1506553A1 (ru) | Преобразователь частота-код | |
RU1791817C (ru) | Устройство микропрограммного управлени | |
SU1478204A1 (ru) | Устройство дл ввода информации | |
SU842611A1 (ru) | Устройство дл определени знакаРАзНОСТи дВуХ иМпульСНыХ пОСлЕдОВАТЕльНОСТЕй | |
SU1347162A1 (ru) | Генератор импульсной последовательности | |
SU868822A2 (ru) | Устройство дл отображени информации | |
SU1383369A1 (ru) | Генератор кодовых колец | |
SU1208582A1 (ru) | Устройство дл записи информации в оперативную пам ть |