SU807372A1 - Устройство дл отображени информации - Google Patents

Устройство дл отображени информации Download PDF

Info

Publication number
SU807372A1
SU807372A1 SU782677854A SU2677854A SU807372A1 SU 807372 A1 SU807372 A1 SU 807372A1 SU 782677854 A SU782677854 A SU 782677854A SU 2677854 A SU2677854 A SU 2677854A SU 807372 A1 SU807372 A1 SU 807372A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
input
output
information
unit
Prior art date
Application number
SU782677854A
Other languages
English (en)
Inventor
Израиль Меерович Блюменау
Виктор Александрович Залитис
Олег Валентинович Поддубный
Original Assignee
Институт Электроники И Вычислительнойтехники Ah Латвийской Ccp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электроники И Вычислительнойтехники Ah Латвийской Ccp filed Critical Институт Электроники И Вычислительнойтехники Ah Латвийской Ccp
Priority to SU782677854A priority Critical patent/SU807372A1/ru
Application granted granted Critical
Publication of SU807372A1 publication Critical patent/SU807372A1/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах отображени  цифровой и буквенной информации, поступающей с нескольких удаленных пультов. При построении систем отображени  информации встает задача построени  устройства с пам тью, которое при минимальных аппаратурных затратах осуществл ет как индикацию выбранной области пам ти, так и обновление информации, поступающей с нескольких удаленных пультов. Известно устройство дл  отображени  информации,-содержащее генератор тактовых импульсов, делитель частоты, счетчик, дешифратор, блок пам ти и блок индикации . Устройство обеспечивает отображение информации с нескольких датчиков путем последовательного их опроса 1. Однако вследствие того, что пам ть устройства используетс  только дл  хранени  адресов датчиков на индикаторах, а информаци  с датчиков поступает поочередно в виде параллельного кода непосредственно на индикаторы, то дл  подключени  каждого датчика необходимо использовать кабель с числом жил, равным суммарному количеству всех двоичных разр дов всех индикаторов , обслуживающих каждый датчик, что удорожает устройство. При этом данному устройству своействен также такой недостаток , как низка   ркость свечени  индикаторов при индикации способом опроса большого числа знаков. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  отображени  информации, содержащее генератор тактовых импульсов, подключенный к входу делител  частоты, первый выход которого соединен с входом первого счетчика и первыми входами триггеров группы, выходы которых через узлы сопр жени  подключены к первым входам блока индикации, второй вход которого соединен с выходом первого дешифратора, вход первого дещифратора соединен с первым входом блока сравнени  и подключен к выходу первого счетчика, второй вход блока сравнени  соединен с выходом блока пам ти , а выход - с вторыми входами триггеров группы, третьи входы которых подключены к выходам второго дешифратора 2. Недостатком данного устройства  вл етс  то, что оно не обеспечивает обнов .ление информации в пам ти синхронно с процессом индикации. Кроме того устройство обладает низкой надежностью работы. Цель изобретени  - повышение надежности устройства и расширение области его применени  за счет обеспечени  динамической индикации инфор1мации, одновременно поступающей от абонентов. Г1оставленна  цель достигаетс  тем, что устройство содержит блок опроса, первый вход которого подключен к второму выходу делител  частоты, а первый выход - к информационному входу блока пам ти, два переключател , первые входы которых соединены с вторым и третьим выходами блока опроса соответственно, второй вход первого переключател  подключен к выходу генератора тактовых импульсов, а второй вход второго переключател   вл етс  входом устройства , второй Счетчик, счетный и первый уста1;овочный входы которого соединен с выходами первого и второго переключателей соответственно, а выход подключен к адресному входу блока пам ти и информационному входу второго дешифратора, формирователь импульсов, первый вход которого соединен с выходом делител  частоты , а выход - с вторым установочным вхол ,ом второго счетчика, и триггер режима, единичный вход которого подключен к выходу делител  частоты, нулевой вход - к выходу второго счетчика, а выход соединен с блокировочным входом дешифратора, с вторым входом формировател  импульсов, управл ющими входами переключателей и вторым входом блока опроса. На чертеже приведена блок-схема устрой ст в ;i. Устройство содержит генератор 1 тактовых имг ульсов, делитель 2 частоты, группу триггеров 3, узлы 4 сопр жени , блок 5 индикации , первый дешифратор 6, блок 7 сравнени , первый счетчик 8, триггеров режима, формирователь 10 импульсов, второй счетчик И, первый переключатель 12, второй переключатель 13, блок 14, пам ти, второй дешифратор 15. Устройство работает следующим образом. На выходах первого счетчика 8 непрерывно и циклически с частотой F мен ютс  двоичные коды, число которых равно индицируемому набору знаков (например, в случае цифровой индикац-ии - 10) за счет того, что на вход первого счетчика 8 непрерывно поступают импульсы через делитель 2 частоты от генератора 1 тактовых импульсов . Соответственно этому на выходах первого дешифратора 6 циклически мен ютс  коды, соответствующие представлению этих знаков, закодированных в блоке 14 пам ти , на используемых индикаторах блока 5 индикации. Работу устройства рассмотрим , начина  с состо ни , предшествующего поступлению очередного импульса на вход первого счетчика 8. При этом триггер 9 режима находитс  в нулевом состо нии, блокиру  второй дешифратор 15, а во второй счетчик 11 записываетс  код Nt, поступающий с входной клеммы (переключател ) через второй переключатель 13, так как с формировател  10 импульсов на второй счетчик 11 поступает импульс записи кода. Триггеры индикации группы триггеров 3 наход тс  в состо них, соответствующих высвечиванию на нужных индикаторах блока 5 индикации предыдущего знака. Очередной импульс переноса с выхода делител  2 частоты устанавливает триггер 9 режима в единичное , а группу триггеров 3 - в нулевые состо ни . При этом все индикаторы гаснут. В первом счетчике 8 прибавл етс  «, а на выходах первого дещифратора 6 устанавливаетс  код, соответствующий представленик ) на индикаторах очередного знака. Единичное состо ние триггера 9 режима соответствует режиму считывани  блока 14 пам ти и опроса индикаторов блока 5 индикации . При этом на выходе формировател  10 импульсов снимаетс  сигнал «установка кода , и второй счетчик 11 начинает считать импульсы с частотой f(f F), поступающие на его счетный вход от генератора 1 тактовых импульсов. На выходах второго счетчика 1(таким образом, последовательно мен ютс  коды от NI до N-t-h NO-1, где NO- число индикаторов. Значение N определ етс  структурой счетчика 11 и подключением к нему нулевого входа триггера 9 режима. Например, если NO 2 (М - целое), то счетчик 11 - двоичный, и нулевой вход триггера 9 режима подключаетс  к выходу его М-го разр да. Полна  же емкость счетчика 11 определ етс  емкостью блока 14 пам ти. Соответственно кодам, поступающим с выхода счетчика И на адресные входы блока 4 пам ти, на ее выходах последовательно мен етс  информаци , записанна  по этим адресам, а на выходе блока 7 сравнени  по вл ютс  единичные сигналы при каждом совпадении этой информации с кодом знака в первом счетчике 8. При этом второй дешифратор 15, преобразующий код с в 1хода младщих разр дов счетчика 11 в позиционный код, последовательно подает сигналы на третьи входы триггеров 3 группы , устанавлива  в единичное состо ние те из них, которые соответствуют наличию в соответствующих  чейках блока 14 пам ти кода знака, совпадающего с кодом в первом счетчике 8. Поскольк,у выходы триггеров 3 группы через узлы 4 сопр жени  подключены к индикаторам блока 5 индикации, то текущий знак высветитс  на соответствующих индикаторах до по влени  на выходе делител  2 частоты следующего импульса переноса. Во врем  нахождени  триггера 9 режима в еддиничном состо нии блок 16 опроса определ ет наличие-запроса на передачу информации от одного из подключенных к нему
выносных пультов и при его наличии устанавливает код на входе первого переключател  12, соответствующий адресу блока 14 пам ти, начина  с которого должна начатьс  запись информации от данного пульта. Во избежание сбоев при наличии одновременно двух и более зйпрбсов блок 16 опроса провер ет пульт либо с учетом приоритетов , либо последовательно, что практически не сказываетс  на быстродействии устройства в целом. После перехода триггера 9 режима в нулевое состо ние формирователь 10 импульсов вырабатывает импульс установки, записывающий во второй счетчик 11 код, поступающий, как отмечалось выше, с блока Ш опроса через второй переключатель 13. После окончани  импульса установки при наличии запроса от пультов в пам ть последовательно записываетс  информаци  по адресам, которые аналогично определ ютс  кодом второго счетчика 11, на который поступают импульсы с выхода блока 16 опроса через первый переключатель 12.
Частота этих импульсов существенно меньще частоты генератора 1 тактовых импульсов и определ етс  из условий надежной передачи сигналов по кабелю, соедин ющему пульты с блоком 16 опроса. Ссосто ние триггеров 3 группы при этом не мен етс , поскольку второй дешифратор 15 заблокирован . После окончани  процесса записи вырабатываетс  импульс на выходе делител  2 частоты, триггер 9 режима переходит в единичное состо ние, и все процессы повтор ютс  аналогично описанному выше. При отсутствии запросов до переключени  триггера 9 режима в единичное состо ние импульсы на выходе первого переключател  12, как и импульсы записи на входе блока 14 пам ти отсутствуют.
Таким образом, устройство обеспечивает как динамическую индикацию выбранной области запоминающего устройства, так и параллельно с этим обновление информации, поступающей в пам ть с нескольких независимо работающих удаленных пультов, без нарушени  процесса индикации, причем больша  часть оборудовани  используетс  в обоих режимах работы, и св зь устройства с пультами осуществл етс  с помощью кабелей с малым крличеством жил. В то же врем  устройство отличаетс  высокой надежностью в работе ввиду уменьшени  задержки сигнала и больцгей технологичностью в изготовлении за счет использовани  серийных интегральных микросхем дешифраторов, работающих непосредственно на индикаторы соответствующего им типа, а также отсутстви  логических интегральных схем с большим количеством входов.

Claims (2)

1.Авторское свидетельство СССР № 532870, кл. G 06 К 15/18, 1974.
2.Авторское свидетельство СССР
№ 489127, кл. G 06 К 15/18, 1973 (прототип ) .
SU782677854A 1978-10-25 1978-10-25 Устройство дл отображени информации SU807372A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782677854A SU807372A1 (ru) 1978-10-25 1978-10-25 Устройство дл отображени информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782677854A SU807372A1 (ru) 1978-10-25 1978-10-25 Устройство дл отображени информации

Publications (1)

Publication Number Publication Date
SU807372A1 true SU807372A1 (ru) 1981-02-23

Family

ID=20790849

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782677854A SU807372A1 (ru) 1978-10-25 1978-10-25 Устройство дл отображени информации

Country Status (1)

Country Link
SU (1) SU807372A1 (ru)

Similar Documents

Publication Publication Date Title
US4947387A (en) Switching node for switching data signals transmitted in data packets
SU807372A1 (ru) Устройство дл отображени информации
US3281795A (en) Message assembly and distribution apparatus
US3311706A (en) Multiple module time division multiplex communication system utilizing highlow speed conversion
SU1149255A1 (ru) Устройство дл управлени многоканальной измерительной системой
SU985827A1 (ru) Буферное запоминающее устройство
SU705490A1 (ru) Адаптивное телеметрическое устройство
SU842775A1 (ru) Устройство дл сопр жени
SU736093A1 (ru) Устройство дл сравнени дес тичных чисел
SU1117628A1 (ru) Устройство дл ввода информации
SU1339896A1 (ru) Преобразователь параллельного кода в последовательный
SU1113840A1 (ru) Устройство дл формировани символов
SU471583A1 (ru) Устройство дл передачи информации из цифровой вычислительной машины в линию св зи
SU1112359A1 (ru) Устройство дл сопр жени
SU976500A1 (ru) Коммутатор
SU1195433A1 (ru) Преобразователь последовательности импульсов
SU1432535A1 (ru) Устройство дл сопр жени абонентов с ЭВМ
SU905850A1 (ru) Устройство дл отображени информации
SU1251185A1 (ru) Аналоговое запоминающее устройство
SU717801A1 (ru) Устройство дл отображени информации
SU1059580A1 (ru) Веро тностное устройство дл моделировани сложных стохастических систем
SU1037269A1 (ru) Вычислительное устройство дл формировани маршрута сообщени
SU1287223A1 (ru) Устройство дл отображени информации на экране телевизионного приемника
SU792253A2 (ru) Устройство дл последовательного опроса источников информации
SU1282108A1 (ru) Устройство дл сопр жени датчиков с ЭВМ