SU940163A1 - Устройство дл контрол логических узлов - Google Patents

Description

Изобретение относится к вычислитель-4 ной технике и может быть использовано для построения управляющих автоматов и автоматов обработки дискретной измерительной информации высокой производительности.

Известно устройство, содержащее память, коммутаторы, регистр, счетчик, генератор, элемент И £ 1 ].

Недостатком указанного устройства _|0 является недостаточная производительность и низкие функциональные возможности.

Наиболее близким к предлагаемому является устройство, содержащее две ₁₅ памяти, генератор, счетчик, два дешифратора, триггер, группу коммутаторов, элемент И [2 ],

Известное устройство недостаточно го эффективно при усложнении или ‘ смене контролируемых объектов.

Нель изобретения - повышение коэффициента использования оборудования.

Поставленная цель достигается тем, что в устройство для контроля логических узлов, содержащее генератор, счетчик, выходы которого соединены с входами первого дешифратора, второй дешифратор, две памяти, первую группу коммутаторов, триггер, элемент И, первый вход устройства соединен с первыми входами триггера и счетника, первая и вторая группа входов устройства соединены с первыми группами входов соответственно первой и второй памяти, введены два регистра, третий дешифратор, вторая группа коммутаторов, две группы триггеров, элемент задержки, причем выход генератора и второй вход устройства через элемент И соединены с вторым входом счетчика, третья группа входов i стройства соединена -с первыми входами коммутаторов первой группы, выходы которых соединены с первыми группами входов первого и второго регистров, вторые группы входов которых соединены с выходами коммутаторов второй группы, первые входы которых соединены с четвертой группой входов устройства, третий вход которого соединен с вторыми входами коммутаторов первой и второй групп и с первыми входами первой и второй памяти, вторые группы входов которых соответственно через второй и третий дешифраторы соединены с выходами соответственно первого и второго регистров, входы которых соединены с первым выходом первого дешифратора, второй выход которого соединен с вторым входом триггера, выход которого соединен с вторыми входами первой и второй памяти, выходы которых соединены с первыми входами триггеров соответственно первой и второй групп, вторые входы которых соединены с третьим выходом первого дешифратора, четвертый выход которого соединен с третьим. входом триггера, выходом устройства и через элемент задержки с третьим входом счетчика, выходы триггеров первой группы соединены с группой выходов устройства, выходы триггеров второй группы соединены с третьими входами соответствующих коммутаторов второй группы, пятая группа входов устройства соединена с третьими входами коммутаторов первой группы, первый вход устройства соединен с третьими входами триггеров первой и ^горой групп.

На чертеже приведена блок-схема уст-, ройства.

Устройство содержит генератор 1, счетчик 2, триггер 3, регистры 4 и 5, дешифраторы 6—8, памяти 9 и 10, триггеры 11 первой группы, триггеры 12 второй группы, коммутаторы 13 первой группы, коммутаторы 14 второй группы, элемент И 15, элемент 16 задержки, объект 17 контроля.

Устройство работает следующим образом.

Коммутаторы 13 и 14 в зависимости от значения сигнала на входе устройства коммутируют тот или иной вход , а памяти 9 и 10 в зависимости от значения этого сигнала работают в режиме записи информации или считывания.

Перед началом работы устройства в памяти 9 и 10 необходимо записать информацию об алгоритме работы, т. е. настроить устройство для проверки конкретной аппаратуры. При этом сигнал ло• гического нуля с соответствующего входа устройства запрещает прохождение импульсов от генератора 1 через элемент И 15 на счетчик 2 и приводит триггеры и 12 и счетчик 2 в исходное состояние. Затем на входах устройства устанавливаются сигналы логической единицы. При этом импульсы с генератора 1 через 5 элемент И 15 поступают на вход счетчика 2, откуда в параллельном коде на дешифратор 6 подается число отсчитанных импульсов, в результате на входы регистров 4 и 5 поступает импульс, по которому в них записываются адреса, которые дешифрируются дешифраторами 7 и 8_t и в памяти 9 и 10 выбираются ячейки, в которые необходимо записать информацию . Счетчик 2 продолжает считать и 15 дешифратор 6 устанавливает триггер 3 в единичное значение и разрешается запись в памяти 9 и 10. Затем дешифратор 6 устанавливает триггер 3 в исходное состояние, чем снимается, сигнал обраше2Q ния с памяти 9 и 10, и сигнализирует о необходимости выставить новую информацию для записи и новый адрес и через элемент 16 происходит сброс счетчика 2 в исходное состояние. Далее процесс мио* 25 гократно повторяется.

После записи информации подается сигнал логической единицы, разрешающий считывание информации, а коммутаторы 1 3 И 15 коммутируют соответствующие входы устройства и триггеров 12. Затем подается импульсный сигнал логического нуля, приводящий счетчик 2 и триггеры 3, 11 И 12 в исходное состояние.

Процесс считывания информации из памяти 9 и 10 аналогичен процессу записи и управляется генератором 1, счетчиком 2, дешифратором 6, триггером 3. При этом адреса считывания определяются совокупностью сигналов на триггерах 12 и соответствующих входах устройства.

Необходимо учесть, что до подачи первого воздействия на объект 17 значение сигналов на выходах заранее не предсказуемо. Поэтому памяти 9 и 10 запрограммированы так₃ что на первом цикле ⁴⁵ работы в режиме считывания информация, считываемая из них, определяется лишь соотношением сигналов на входах регистров 4 и 5 и не зависит от выходных сигналов объекта 17. С момента времени, ⁵⁰ когда значения сигналов на выходах объекта 17 заранее предсказуемы, каждое очередное воздействие, выдаваемое на него, зависит от соотношения сигналов на первой и второй группах входов регистра 5.

⁵⁵ При этом, если реакция объекта соответ-·. ствует норме, ,то из памяти 9 считывает'· ся очередное воздействие на объект^ а из памяти 10 считывается воздействие для

040163 перехода в другое состояние. Если же реакция объекта 17 соответствует не норме (имеется неисправность’ ), то ранее выданное воздействие на него сохраняется до устранения неисправности в 5 нем, а из памяти 10 нет воздействия •для перехода в другое состояние. Достигается это благодаря соответствующему программированию 9 и 10. Анализируя прохождение выданного воздействия, мож- *0 но определить место неисправности в объекте 17.

Изобретение позволяет контролировать радиоаппаратуру по любому алгоритму, определяемому информацией, записанной 15 в блоки ОЗУ, например, из ЭВМ. Устройство имеет не более 2^ внутренних состояний и преобразует F входных сигналов ‘В К выходных сигналов причем для смены алгоритма работы не требуете- 20 ся дополнительных аппаратурных затрат или механических перекоммутаний.

Таким образом, технико-экономическая эффективность предлагаемого устройства состоит в повышении коэффициента исполь-» зования оборудования на 30-60%.

Экономическая эффективность от внедрения изобретения составит 15— 20 тыс. руб. в год на одно изделие.

Claims (2)

1. Изобретение относитс  к вычиспителМ ной технике и может бытьиспользовано дл  построени  управл ющих автоматов И автоматов обработки дискретной измер тельной информашга высокой производительности . Известно устройство, содержащее пам ть , коммутаторы, регистр, счетчик, ге нератор, элемент И 1}. Недостатком указанного устройства  вл етс  недостаточна  производите-н ность и низкие функциональные возможно Наиболее близким к предлагаемому  вл етс  устройство, содержащее две пам ти, генератор, счетчик, два дешифра тора, триггер, группу KCTvu.:yTaTOpOB, эле мент И 2., Известное устройство недостаточно активно при усложнении или смене контролируемых объектов. Цель тЕэобретени  - повышение коэф фиииента использовани  оборудовани . Поставленна  цель достигаетс  тем, что в устройство дл  контрол  логичеоких узлов, содержащее генератор, сче-рчик , выходы которого соединены с входами первого дешифратора, второй д&шифратор , две пам ти, первую группу коммутаторов, триггер, элемент И, первый вход устройства соединен с первыми входами триггера и счетника, перва  и втора  группа входов устройства со&аинены с первыми группами входов СОО-Рветственно первой и второй пам ти, введены два регистра, третий дешифратор, втора  группа коммутаторов, две группы TpiirrepoB, элемент задержки, причем выход генератора и второй вход устрой ,ства через элемент И соединеглы с вторым входом счетчика, треть  группа входов i стройства соединена -с первыми входйми коммутаторов первой группы, выходы которых соединены с первыми группами входов первого и второго регистров, вторые группы входов которых соединены с выходами коммутаторов второй группы. первые входы которых соединены с четве той гругшой входов устройства, третий вход которого соеш1Нен с вторыми BXI дами коммутаторов первой к -второй групп и с первыми входами первой и второй пам ти, вторые группы входов которых соответственно через второй и трети дешифраторы соединены с выходами соответственно первого и второго регистров, входь которых соединены с первым выходом первого дешифратора, второй выход которого соединен с вторым входом трих гера, выход которого соединен с вторыми входами первой и второй пам ти, выходы которых соединены с первыми входами триггеров соответственно первой и второй групп, вторые входы которых соединены с третьим выходом первого дешифратора, четвертый выход которого соединен с третьим. входом триггера, выходом устройства и через элемент задержки с третьим входом счетчика, выходы триггеров первой группы соединены с группой выходов устройства, выходы триггеров второй группы соединены с третьими входами соответствующих коммутаторов второй группы, п та  группа входов устройства соединена с третьими входами коммутаторов первой группы первый вход устройства соединен с треть ми входами триггеров первой и орой На чертеже приведена блок-схема уст ройства. Устройство содержит генератор 1, счетчик 2, триггер 3, регистры 4 и 5, дешифраторы 6-8, пам ти 9 и 10, триггеры 11 первой группы, триггеры 12 второй группы, коммутаторы 13 первой группы, коммутаторы 14 второй группы, элемент И 15, элемент 16 задержки, объект 17 контрол . Устройство работает следующим образом . Коммутаторы 13 и 14 в зависимости от значени  сигнала на входе устройства коммутируют тот или иной вход , а пам  ти 9 и 1О в зависимости от значени  этого сигнала работают в режиме записи информации или считывани . Перед началом работы устройства в пам ти 9 и 10 необходимо запислть информацию об алгоритме работы, т. е. настроить устройство дл  проверки конкретной аппаратуры. При этом сигнал ло тческого нул  ,с соответствующего входа устройства запрещает прохождение им пульсов от генератора 1 через элемент И 15 на счетчик 2 и приводит триггеры 11 и 12 и счетчик 2 в исходное состо ние . Затем на входах устройства устанавливаютс  сигналы логической единицы. При этом импульсы с генератора 1 через элемент И 15 поступают на вход счетчика 2, откуда в параллельном коде на дешифратор 6 подаетс  число отсчитант1Ь х импульсов, в результате на входы регис-г-ров 4 и 5 поступает импульс, по которому в них записываютс  адреса, которые дешифрируютс  дешифраторами 7 и 8 к в пам ти 9 и 10 выбираютс   чейки, в которые необходимо записать информа цию. Счетчик 2 продолжает считать и дешифратор 6 устанавливает триггер S в единичное значение и разрешаетс  aa пись в пам ти 9 и 1О. Затем дешифратор 6 устанавливает триггер 3 в исходное состо ние, чем .снимаетс , сигнал .обрашени  с пам ти 9 и 10, и сигнализирует о необходимости выставить новую информацию дл  записи и новый адрес и через элемент 16 происходит сброс счетчика 2 в исходное состо ние. Далее процесс мнол гократно повтор етс . После записи информации подаетс  сиг нал логической единицы, разрешаюший считывание информации, а коммутаторы 1 3 И 15 коммутируют соответствуюшие входы устройства и триггеров 12. Затем подаетс  импульсный сигнал логического нул , привод щий счетчик 2 и триггеры 3, 11 И 12 в исходное состо ние. Процесс считывани  информации из пам ти 9 и 10 аналогичен процессу записи и управл етс  генератором 1, счетчиком 2, дешифратором 6, триггером 3. При этом адреса считывани  определ ютс  совокупностью сигналов на триггерах 12 и соответствующих входах устройства. Необходимо учесть, что до подачи первого воздействи  на объект 17 значение сигналов на выходах заранее не предсказуемо . Поэтому пам ти 9 и 10 запро1 раммированы так что на первом цикле работы в режиме считывани  информаци , считываема  из них, определ етс  лишь соотношением сигналов на входах регист ров 4 и 5 и не зависит от выходных сигналов объекта 17. С момента времени, когда значени  сигналов на выходах объекта 17 заранее предсказуемы, каждое оч&редное воздействие, выдаваемое на наго, зависит от соотношени  сигналов на первой   второй группах входов регистра 5. При этом, если реакци  объекта соответ., ствует норме, ,то из пам ти 9 считывает с  очередное воздействие на объект а из пам ти 10 считываетс  воздействие дл  5S перехода в другое состо ние. Если же реакци  объекта 17 соответствует не норме (имеетс  Неисправность ), то ра нее выданное воздействие на него сохран етс  до устранени  неисправности в нем, а из пам ти Ю нет воздействи  дл  перехода в другое состо ние. Достигаетс  это благодар  соответствующему программированию 9 и 1О. Анализиру  прохождение вьвданного воэдействи5 , мо но определить место неисправности в объекте 17. Изобретение позвол ет контролировать радиоаппаратуру по любому алгоритму, определ емому информацией, записанной в блоки ОЗУ, например, из ЭВМ. Устройство имеет не более внутренних СОСТОЯШ1Й и преобразует f входных скг налов -в К выходньтх сигналов причем дл  смены алгоритма работы не требует с  дополнительных аппаратурных затрат или механических перекоммутаций. Таким образом, технико-экономическа эффективность предлагаемого устройства состоит в повышешга коэффициента исполь зовани  оборудовани  на ЗО-60%. Экономическа  эффективность ot внедрени  изобретени  составит 15- 20 тыс. руб. в год на одно изделие. Формула изобретени  Устройство дл  контрол  логических узлов, содержащее генератор, счетчик, выходы которого соединены с входами первого дешифратора, второй деши||ратор две пам ти, первую группу коммутаторов триггер, элемент И, первый вход устройства соединен о первыми входами триггера и счетчика, перва  и втора  группа входов устройства соединены с первыми группами входов соответственно первой и второй пам ти, отличающеес   тем, что, с целью повышени  коэффициента использовани  оборудовани , в него введены два регистра, третий дешифратор , втора  группа коммутаторов, две группы триггеров, элемент задерж6S6 ки, причем выход генератора и второй вход устройства через элемент И соеди-г некы-с вторым входом счетчика, треть  rpyinia входов устройства соединена с первыми входами коммутаторов первой группы, выходы которых соединены с первыми группами входов первого и второго регистров, вторые группы входов которых соединены с выходами коммутаторов второй группы, первые входы которых соединены с четвертой группой устройства , третий вход которого соединен с вторыми входами кталмутаторов первой и второй групп и с первыми входами первой и второй пе1м ти, вторые rpyitnj )i входов которых соответственно через второй и третий деши(|раторы соединашл с выходами соответственно первого и второго регистров, входы которых соединены с первым выходом первого дешифратора , второй выход которого соединен с вторым входом триггера, выход которого соединен с вторыми входами первой и второй пам ти, выходы которых соединены с первыми входами триггеров соответ ственно первой и второй групп, вторые Входы которых соединены с третьим выходом первого дешифратора, четвертый выход которого соединен с третьим входом триггера , выходом устройства и через элемент задержки с третьим входом счетчика, выходы триггеров первой пы соединены с грутшой выходов устройства , выходы триггеров второй группы со&дииэны с третьими входами соответствую тих коммутаторов второй группы, п теь  группа входов устройства соединена с третьими входами коммутаторов первой группы, первый вход устройства соединен с третьими входами триггеров первой и второй групп. i Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство № 561965, кл. Q06F 11/26, 1973.
2. 2.Авторское свидетельство СССР № 595736, кл. Q06F li/26,l976 (прототип).