CN1038278C - 用于多处理器网络的直接控制设施 - Google Patents
用于多处理器网络的直接控制设施 Download PDFInfo
- Publication number
- CN1038278C CN1038278C CN88107542A CN88107542A CN1038278C CN 1038278 C CN1038278 C CN 1038278C CN 88107542 A CN88107542 A CN 88107542A CN 88107542 A CN88107542 A CN 88107542A CN 1038278 C CN1038278 C CN 1038278C
- Authority
- CN
- China
- Prior art keywords
- bus
- processor
- control
- unit
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
控制面板功能是提供给与输入/输出总线连接在一起的诸总线单元的。至少其中的一个总线单元有通过总线向一个或多个其它的总线单元提供控制命令的能力。控制设施配置在总线单元中并且充分地利用了现存的到处理器寄存器和主存贮器的通路。控制命令不同于其它的总线通信,它是为了向配置了控制设施的各总线单元提供完整的控制面板功能而由控制设施执行的。
Description
本发明涉及多处理器的控制,特别是为控制多个互连处理器提供使用标准接口的控制系统。
控制面板为操作员提供了诊断处理器的能力,控制面板允许用户直接地存取处理器中的处理器寄存器和主存贮器,绕过可能出现故障的处理器软件的配制。早期的控制面板含有可由操作员设置的开关。寄存器可以用这些开关设置,其内容可由通常装在计算机外表或面板上的灯来表示。最近的控制面板已包括直接连到处理器和其主存贮器上的服务处理器,服务处理器受打印键盘控制,从而可以调用服务处理器中的程序去读写寄存器的内容以及主存贮器的数据。每个处理器通常配备了自已的控制面板。它结果将造成电路的重复。因为输入/输出总线和控制面板各有至主存贮器的通路,还要通过输入/输出总线向某些寄存器提供有限的通路,也使得电路重复。
Eage等人的3,379,712号美国专利介绍了与各处理器连接的诊断接口,每个接口也与总线相接,并且作为与其所连接的处理器分开的独立设备存在。另一个处理器使用该诊断接口提供对该接口所连接的处理器的访问以便运行诊断程序。该接口还提供对某些内部寄存器的访问。这种类型接口的一个问题是:许多输入/输出总线只有有限数量的可用地址,或称只有有限的电气负载能力。这一点严重地限制了配备有诊断接口的处理器数量,这些诊断接口是要与输入/输出总线连接的。这利接口只向控制寄存器提供有限的存取而没提供全部的控制面板的功能。由于它也是与输入/输出接口相分离的,所以也会有上述的电路重复问题。
通过处理器的输入/输出附加接口,只要该接口增加一个可对控制面板命令进行响应的设施,就可提供控制面板功能。控制面板命令是由控制面板设施从输入/输出通路与处理器进行通信中载取到的,此时,与处理器正常的总线通信继续进行。一当检测到控制面板命令,控制面板设施就执行该命令,使用现存的和增加的至处理器寄存器和主存贮器的通路去进行读写。控制面板设施最好装在与总线相连的各处理器中,而且与总线相连的任何单元都可作为控制面板进行服务,即提供控制面板命令。由于扩大至寄存器和主存贮器的通路的应用范围,所以只需要增加很少的硬件就将所述控制面板设施加到在现存的处理器上。
本发明通过利用处理器中从处理器到输入/输出总线所连接的现有通路可提供使用全部的控制面板功能的控制系统。这样即充分利用了用于处理器和输入/输出设备的总线能力,又不需要额外的与输入/输出总线的连接。因为该设施传递正常通信且仅对控制面板命令进行载取,所以当控制面板功能没有执行时也不需要将该设施去掉或失效。
控制面板命令可以由其它的连接在总线上的有发出控制面板命令能力的处理器发出。与总线相连的工作站控制器所连的工作站的用户,能够调用诊断应用程序在处理器上运行,该处理器向另一个处理器发出控制命令。或者用户可以从工作站直接发出命令。
这样不但开销小,而且还可以获得很大的灵活性。因为只需要一个处理器能够发出对与总线联接的全部处理的控制命令,所以不需要复制控制面板功能,又因为控制面板命令不需要占有对与总线相连的处理器的完全控制,所以还可以获得进一步的灵活性。处理器在控制命令之后接收的其它命令可以象正常时一样的处理,除非控制命令是要停止处理器的运行。这里不需要为了提供该功能而改变操作方式。
在阅读完详细介绍之后,会进一步发现本发明的种种优点。
图1是一个总线框图。其中总线带有与直接控制设施有关的多个总线单元。
图2是一个配备在总线单元中的直接控制设施的详细框图。
图3是总线通信的处理和路电流程图。
图4是控制设施(图2)处理控制命令的流程图。
图5是直接控制设施(图2)执行读操作的流程图。
图6是直接控制设施(图2)执行写操作的流程图。
图7是直接控制设施(图2)执行运行和停止操作的流程图。
图1示出总线10与多个总线单元(12,14,16)相连。总线10是用于在总线单元之间传送数据的I/O(输入/输出)总线。总线单元是多个处理机配制起来的,其中包括用于控制直接存取存贮装置(16A,16C)的输入/输出控制器,通信设备和一些其它辅助存贮设备,如,磁带驱动16B,通信设备通常包括工作站(14A,14B)和用于进行对外部通信的媒介如调制解调器14C的存取设备。
总线单元12通过总线接口18与总线10相连,总线接口18执行要求将总线单元12与总线相连接的功能。这些功能包括获得总线控制的判优,即决定哪个处理器使用总线的功能,和数据处理的功能以使得总线单元12的数据规程和总线匹配。
总线接口18使控制总线单元处理器20与总线相连,处理器20又依次通过控制面板接口24与控制面板22相连,处理器2 0处理来自控制面板22的命令,然后经处理的命令经由总线10传送到其它的总线单元(14,16),总线单元14和16也有类似的总线接口适配器26和28执行属性和这些单元与总线之间规程的匹配。此外,总线接口适配器26和28内具有直接存取控制功能以识别发给各个总线单元的控制面积板命令。
控制面板22在最佳实施例中是用户接口,它由带有打印机键盘接口和显示器的个人计算机组成。它也采用其它用户接口,象具体地开关。它向用户提供一种能力,即能够读写任何一个具有直接存取控制功能的总线单元的寄存器和主存贮器,上述的能力通常在用户通过控制板22请求之后电压控制总线单元处理器20上运行的程序来体现。控制总线单元12的总线接口18也可以具有直接存取控制功能,该接口受具有控制面板能力的与总线相连的任何其它处理器控制。
直送存取控制功能允许对总线上的处理器进行诊断控制,所说的处理器不具有能够判断软硬件故障原因的控制面板。这一功能最好用硬件实现,这样在存取处理器寄存器或存贮器时不需要运行总线单元中的任何软件。该功能提供读出并更改处理器寄存器和存贮器内容的能力,具有检索状态以及对处理器功能进行控制的控制能力,如,覆位和执行的控制。
直接存取控制功能具有许多不同的用途,包括软硬件调试,对处理器中软件出现故障之后的状态恢复,在不移功硬件条件下对硬件故障进行诊断,初始程序加载,在正常处理过程中进行硬件初始化和调试。人们可以简单地向一已知的寄存器写入适当的值来停止一个处理器运行。在其余寄存器中的内容就可以通过使用命令读出,这些内容可用于调试软件程序。也就是说,读出这些内容,就探明了软件中的问题。
图2中的编号和图1中的一致,图中示出总线单元14通过总线接口适配器26和连线39与总线10相连。总线单元14包括与主存储器装置42相连的处理器40。处理器40包括标号44的寄存器组,其中有通用寄存器,地址寄存器,控制寄存器,以及其它各种在已有系统中通过控制面板可以存取控制处理器40的寄存器。
总线接口适配器26包括总线单元地址46,这是一个含有总线单元输入/输出地址的寄存器,它在获取至总线的存取时以及在判决是否有另一个总线单元想与该单元进行通信时,由总线接口适配器26来使用。总线接口适配器26还包括直接存取控制设施48,该设施监控是否有与总线单元14进行总线通信的控制面板命令。经总线10传送的信息有该信息类型的标识符,在一个最佳实例中,该标识符在地址线上传送,它完全可以包含在命令之中,分离开的总线也能够用于表示命令,控制板命令就是通过这样的标识符来表示的,并被传送到控制设施48,除非控制设施48提出要求,否则输入/输出适配器26不发生任何动作。
直接存取控制设施48有存取许多位于总线单元14和总线10之间的控制功能寄存器50的能力,以缓序贮在总线单元14和总线10之间流通的数据。直接存取控制设施48能存取某些寄存器44,还能通过一些连线和逻辑(这些都是在直接存取控制设施48中已作好的)存取主存贮器42的绝大部分内容。输入/输出适配器26通过直接存贮器至主存贮器的连接能够读写主存贮器42中的大多数存贮单元,从输入/输出适配器26到处理器40的地址线控制逻辑有一条或多条连线,可在56线上提供至主存贮器42的寻址控制,线58提供从输入/输出适配器26经数据路由和控制块60和线62至主存贮器42的数据传送。
在已有的输入/输出适配器中这样连线的主要目的在于总线10上的存贮设备和处理器主存贮器12之间不必象惯常的方法那样需要处理器40的处理工作就可以进行数据传送,这是标准的直接存贮器存取(DMA)能力。某些已有的输入/输出适配器还提供与寄存器选择控制块66连接的线64。寄存器选择控制块66提供至某些控制寄存器44的读写,可以经数据路由控制块60以及那些与寄存器相连的线62来读写数据。
虽然在图中被表示为分离的功能块,但直接存取控制设施48的一部分被集成在输入/输出适配器26中。另一部分集成在处理器40中。而且,设施48具有存取寄存器44的功能,所以就具有完整控制板的同样功能。再有,控制设施状态寄存器包含在控制寄存器44中,使得能够提供状态操作。所选操作状态的准确表示由总线单元14设定给出。
寄存器44所示的状态寄存器在最佳实施例中分配如下值:
比特 值 含义
1 0 至这个总线单元的上一次直接控制
设施的操作没发生错误。
1 1 这个总线单元的上一次直接控制设
施的操作发生了错误
2 0 这个总线单元中的处理器没有正在
运行,或者,这个总线单元中没有
处理器
比特 值 含义
2 1 这个总线单元中的处理器正在运行
3 0 这个总线单元没有检测条件
3 1 这个总线单元有一个检测条件
4 0 这个总线单元没有因为出现差错而
停止工作
4 1 这个总线单元由于出现差错而停止
工作
5-15 保留
16-31 由各个总线单元定义
16至31比特由各个总线单元定义且可能包括该总线单元设计者希望的信息,此信息的选择即可表示该总线单元的状态,又能减少在控制器判断目标总线单元的状态时所需要的直接控制设施操作的次数。状态寄存器44是不可装入的。状态值是可以真实的寄存器,即具有寄存器全部功能的寄存器中读出,或者是作为任何判优逻辑功能(块)的输出读出。
征图3中用块的形式示出立于67的命令,包括命令名,选择段保留段和立即数据段。这些段都将在下面进行详细的讨论,有关总线10的进一步信息在68中示出,它包括想与之进行通信的总线单元地址,和表示通信类型的标识符,例如,直接存贮器存取,标准的读写命令,或者控制面板命令。
输入/输出适配器26在70比较总线单元地址,如果该地址与其本身的地址不匹配则不进行通信(72)。如果比较结果相同,进行通信的67和68就被接收,其标识符在74检测。标识符表明由输入/输出适配器26和位于76的总线单元14进行正常处理的通信类型,或者表明这是一个控制命令送给在块78的控制设施48。征块79中,等待下一个命令,在一个实施例中,对总线单元命令的处理优先于所发送的其它命令。在另一实施例中,命令是进行排队的。当块70中总线单元地址对前一次通信进行比较之后块79便立即积极地等待下一个排队的命令。
在图4中用流程图的方式更详细地示出控制设施48的操作。80从块78接收命令,一旦接收到命令,输入/输出适配器就不再处理从总线10接收到的信息了,其方法是块82,84,86和88诸种方法中的一种。具体选择那一种方法取决于发明系统中总线10和输入/输出适配器的性能。
在90,命令中所标示的操作被化分成它属于总线单元中哪个处理器或设施,及它在92,94和96作用于哪组寄存器和/或存贮器。图中仅表示出三种可能性,实际有更多的可能性,所示出的三种是对于一个处理器或设施而言,至少具有两组不同的寄存器,正如在92和94中所示出的A和B,至少有一个主存贮器单元,如在96所示出的。在这一点上,控制设施巧妙地操纵数据流向,控制部件和数据存贮部件完成在98,100和102的操作,具体采用图2中的现存通道,如从输入/输出适配器26到寄存器选择控制面板66的通道64,到地址线控制54的通道52和到数据路由控制60的通道58。正如上面所述,来自控制块66,54和60的通道保证提供所需要的完整的存取,等效执行控制面板功能。由于已有许多件现存的通道,在实现由本发明提供的完整控制面板功能时只需要极少的费用。
最后,操作在104结束。在82,84,86或88运行的操作,它使输入/输出适配器26不工作直至完成操作,此时不再有效。这样,输入/输出适配器26准备处理图3中的下一个信息。
普通的面板命令组被设置起来,具体实现那个命令组取决于控制板所要求的那个总线单元的类型,直接存取控制设施最好用硬件实现,使得不要求装载软件,即在总线单元的该设施操作时没有软件需要运行。
停止命令能停止整个总线单元或部分总线单元的运行。
起动命令能起动整个总线单元或部分总线单元的运行。
读命令可读出在总线单元中的任意项即总线单元中存贮的任何值,不论是寄存器还是主存贮器的存贮单元都由专门地址确定。
写命令可使总线单元中的任意存贮器存贮单元写入。
装载命令可使得向规定的总线单元的直接控制设施装入命令。
装载数据命令可向规定的总线单元的直接控制设施中装入所选定的数据。
执行上次装入的命令可使上次装入的命令执行。
进一步的特定命令可以提供执行总线单元的特殊功能。
总线单元和总线可以执行更专门的功能命令,如读写任意存贮器的存贮单元或寄存器,或它可以限制装入或检索在输入/输出适配器26中的与直接存取控制48相连的少数寄存器50,即由少数寄存器50存贮的值检索一些目的。对于后一种情况而言,命令组允许对寄存器50进行装载或检索并且指示直接存取控制设施48根据这些寄存器中的值去执行命令。举一个将存贮器存贮单元的内含读入直接控制设施寄存器50的例子,其中地址是从另一个直接控制实施寄存器50中取得的。直接控制设施要求对在总线单元中的寄存器,存贮器和控制设施54,60和66进行读写的存取,这种存取并非由一条命令完成,为了减少硬件,可能需要几条命令去检查或更改在总线单元中的内容。
除控制图1中的控制面板22之外,还提供用于总线单元12向总线单元14或16提出控制命令的用户接口,其它的总线单元可以向另一个总线单元提出控制命令。在一个实施例中,总线单元14是一个工作站控制器,位于其中一个所连接的工作站14A或14B的用户可以调用一个总线单元12上运行的程序,该程序对总线单元16提出控制命令。然后用户可能从总线单元16提出命令企图访问总线单元12,假定总线单元12包含了直接控制设施48。
直接存取控制设施48操作的流程实例征图5,6和7中示出。这些流程假设了对硬件有严格的限制条件,在一个限制条件不多的系统中,许多操作可以联合进行,例如,从某个单个的存贮单元读可以是一个操作和响应。
在图5中示出了读命令的流程,可以从存贮器或寄存器直接读,或者从直接存取控制设施寄存器50读,一般命令的格式以及命令的实例还要进一步的介绍。
在块106中由图1中的控制面板22和总线单元处理器20起动读命令。总线接口单元18获得总线10的控制权,将命令格式化,然后将命令在总线10用相关的总线单元地址传送,读命令获得在图2中的寄存器44的一个地址或者获得一个主存贮器42的存贮单元的地址。假如读命令希望读存贮器单元14,总线接口适配器26识别出在命令中的该地址并从总线10上取出该命令。直接存取控制设施48认出此命令是一个控制面板命令并处理该命令。然后直接存取控制设施48利用控制块54,60和64去读在该命令中特定的寄存器或主存贮器存贮单元并将该值放入缓冲器即放在控制设施寄存器50中,就如同流程图中107示出的那样。在另一实施例中,读命令可以是与读寄存器的命令不同的命令,以避免给寄存器分配存贮器地址。接着控制总线单元12在108发出读返命令。这时直接存取控制设施48又可认出是控制面板命令并处理该命令,如同块109所示的那样,返回已经存贮于控制设施寄存器50的一个寄存器中的值。这样由主机单元写过的状态寄存器的值就被返回了。
很显然,将存贮器读的过程分成多条命令取决于输入/输出总线10的特性,也取决于控制设施48逻辑的复杂性,可以用一条单独的命令实现读,并使所数据直续返回到提出该读命令的处理器。
在图6中示出写命令的流程,写命令确定某个控制设施将采取的动作。可以是存贮器或寄存器的访问,或者是象“停止(STOP)”“复位(RESET)”或“启动(START)”一类的处理器控制操作。如果该命令要求地址,则写命令的第一个数据字是此命令要使用的地址,否则,第一个字不起作用。如果该命令要求数据,则写命令的第二个数据字是此命令要使用的数据,给出宽的总线,数据字可以容易的一起传送而不是多次传送。
写命令发自块110示出的控制总线单元,它在总线10上与标明需要总线单元的地址一起发出。块120示出总线单元要在寄存器50中存贮此命令和地址。然后在130和140发出要写入的数据,这数据也存在寄存器50中。在150向总线单元发出执行命令,该命令由所在单元的直接存取控制设施来解释。在160,直接存取控制设施执行该命令,将寄存器50中存贮的数据传送到寄存器或存贮器存贮单元之中,其地址由存贮在寄存器50中的地址确定。写状态存贮在状态寄存器63中,然后在170控制总线单元发出恢复状态命令,该命令使状态寄存器读出,在180,总线上写的状态返凹。只要总线10和控制设施48操作不同,写操作可以高效地完成。
图7中的流程图是用于表示“停止”和“运行”命令的操作过程的。在210,总线控制单元产生“运行”或“停止”命令并传送到需要的总线单元。在220,适当的输入/输出适配器接收该命令,其在接存取控制设施48将其识别为控制面板命令,并且执行该命令,使得总线单元开始或停止操作。控制面板是通过向寄存器44中可寻址寄存器的装入来完成这种操作的,即装入“运行(go)”或“停止(STOP)”的值来实现控制面板功能,该寄存器控制其总线单元的运行/停止逻辑。在一种更新的设备中,采用象“运行(go″)”和“停止(STOP)”这样的独特命令与控制逻辑交互作用,而不采用寄存器去启动和停止总线单元的办法。
本发明的一种特性就是控制面板命令不需要总线单元完全停止处理其它命令和数据。控制命令可以象处理和执行其它命令一样的处理和执行,除了其中一个控制命令停止了那个被要求停止的处理器之外,其它的命令仍继续执行。如果输入/输出单元使总线命令排队,可以给定控制命令所需要的优先级,直接存贮器存取(DMA)操作可以在控制命令之后直接发生。比起采用多个控制命令,似乎采用DMA操作来获取主存贮器数据更为有效。如果没有DMA可用,则可采用控制命令。
下面规定命令格式和几个基本命令,由于直接存取控制设施是一种下级接口并且处理器之间的控制设施各不相同,所以规定少数的这种命令。规定的其它命令都可供希望采用总线单元的总线单元设计者使用,命令字格式如下:
比特 说 明
0-7 命令名
8-11 处理器选择
12-15 保留
16-31 立即数据
比特0-7含有命令的标识,有几种带有命令定义的标识。
处理器选择段,比特8-11用于选择将此命令传送到此总线单元中的那个处理器或其它设施,某些命令使用值“0000”表示传送到所有的处理器。每个总线单元分配4比特标识符给总线单元上的处理器或设施。这些命令必须能够象图上的块90表示的那样分开处理。总线单元还可以规定处理器和设施组,这些处理器和设施组都可以选定此字的特殊值。
立即数据段由比特16-31组成,该段由总线单元使用,可作为命令的扩展或者作为立即数据及地址。
下面要规定命令,标有“*”的命令是最佳实施例中所要求的,其它的命令则是需要时可选用的。如果要求专门的命令或命令序列存取在总线单元中的存贮器或寄存器。总线单元将实现其自己的命令或命令序列以允许这样的存取他们不采用下面规定的命令,除非某些存贮器或寄存器可以通过下面规定的命令来存取。STOP BUS UNIT PROCESSOR* HEX“01”
这条停止总线处理器的命令用十六进制数“01”标识,即用8个二进制比特表示。它用来停止总线上的处理器,如果存在一个以上的处理器或设施的话,直接存取控制设施48使用该命令的处理器选择段来选择那个处理器或设施要停止,否则处理器选择段不起效用。如果在目标总线单元上有多个处理器并且处理器选择是“0000”STOP将停止所有的处理器和设施,如果处理器选择段是一组处理器和设施,STOP将停止那个组中的所有的处理器和设施。START BUS UNIT PROCESSOR* HEX “02”
这条启动总线单元处理器命令启动在总线单元上的处理器。如果有一个以上的处理器或设施的话直接存取控制设施48利用命令的处理器选择段去选择那个处理器或设施要启功,否则处理器进择段不起效用。如果在目标总线单元上有多个处理器并且处理器选择是“0000”,START启动所有的处理器和设施。如果处理器选择段是一组处理器和设施,则START启功那个组中所有的处理器和设施。RESET BUS UNIT PROCESSOR* HEX “03”
这条复位总线单元处理器命令使总线单元上的处理器复位,如果有一个以上的处理器或设施的话,直接存取控制设施48利用此命令的处理器选择段去选择那个处理器或设施要复位,否则处理器选择段不起作用。如果在目标总线单元上有多个处理器并且处理器选择是“0000”,则RESET使所有处理器和设施复位,如果处理器选择段是一组处理器和设施,则RESET使那个组中的所有处理器和设施都复位。SINGLE STEP BUS UNIT RROCESSOR HEX “04”
这条命令使处理器或总线单元单步操作,直接存取控制设施48利用此命令中的处理器选择段去选择那个处理器或设施要单步操作。此处理器先停止工作,然后处理器执行一条指令后又停止。通过其它的命令可以观测寄存器,或者单步执前下一条指令,这条命令经常在调测时使用。WRITE STORAGE HEX “05”
这条写存贮器命令将此命令的第二个数据字写入在总线单元上由此命令字的第一个数据字寻址的存贮器存贮单元。
如果有一个以上处理器或设施的话直接存取控制设施48利用此命令的处理器选择段去选择要写入总线单元上的那个存贮器,否则,处理器选择不起作用,写存贮器一次只能写一个存贮器单元。WRITE REGISTER HEX “06”
这条写寄存器命令将此命令的第二个数据字写入在总线单元上由此命令的第一个数据字寻址的寄序器。如果有一个以上的处理器或设施,它利用此命令的处理器选择段去选择要写入总线单元上的那组寄存器,否则处理器选择段不起作用,写寄存器二次只能与一组寄存器打交道。RESERVED COMMANDS*HEX “07”到“3F”
这些命令保留用于进一步扩展功能。EUS UNIT DEPENDENT COMMANDS HEX “40”到“FF”
命令码“40”到“FF”是在需要时由各个总线单元规定的。总线单元命令可以便用在命令中的寄存器地址,处理器选择和立即数据段并且可按要求将两个数据字置于此单元中操作。这些命令需要额外地硬件去执行。可以选择这些命令去执行通常需要几个其它命令才能执行的功能。通过利用更复杂的命令,总线宽度可以不变,因为需要传送的命令少了。已知命令的格式,并且知道由命令控制的寄存器,人们能够容易的生成去执行很不同的功能和控制的命令,使用专门的总线存取规程,可以将命令发往所希望的总线单元,总线单元可以由命令来控制,连到总线单元上的其它设备也可以由命令控制,例如象工作站14A,14B和磁盘驱动器16A和16C一类的设备通常都利用寄存器与他们各自的总线单元联络,因为直接存取控制设施对总线单元中的所有的寄存器提供存取,所以可以利用设备本身进行某些控制,使而不需总线单元中任何软件操作。
已经使用了多个实施例对本发明进行了介绍,本领域一般技术人员可以看到:在下面的权利要求范围内进行许多变化是可能的。所采用的特殊总线对真正使用的命令结构有很大的影响。总线的能力越强,命令可能越复杂。因为任何设备都可以起控制面板的作用,或者接收控制面板命令,一个单独的总线单元不需要独自地提供控制面板功能,只要少量的增加些硬件,就可以获得完整的控制面板功能。
Claims (25)
1.一种控制系统,用于向与总线相连的处理器提供控制,其特征在于包括:
与总线相连的监控装置,用于监控总线上向所述处理器的通信;
与所述监控装置相连的截取装置,用于截取向所述处理器传送的控制命令所组成的通信;
控制命令执行装置,用于执行截取装置所截取的命令;及
与所述命令截取装置及处理器相连的寄存器选择装置,用于按照控制命令读出和写入处理器中的寄存器,以直接通过总线来控制处理器。
2.权利要求1中所述的控制系统,其特征是:总线通信包括来自与总线相连的其它的处理器的数据和命令,以及控制命令。
3.权利要求2中所述的控制系统,其特征是:其它处理器之一是控制处理器,该处理器用于运行程序从而产生总线上的控制命令。
4.权利要求1所述的控制系统,其特征是包括:按照控制命令,存取处理器主存贮器单元的装置。
5.权利要求4所述的控制系统,其特征是:控制命令含有主存贮器单元的地址,执行装置使用上述地址对主存贮器单元中的该地址进行数据的存取。
6.权利要求5中所述的控制系统,其特征是:其它处理器与总线连通,存取装置根据其它处理器的请求存取而对主存贮器进行存取。
7.权利要求1中所述的控制系统,其特征是:该处理器由多个设施组成,而各个控制命令都有一选择段,用以示出该命令属于在处理器内所涉及的特定设施。
8.权利要求7中所述的控制系统,其特征是:选择段示出了该命令处理器内所涉及的一组设施。
9.权利要求1中所述的控制系统,其特征是:控制命令执行装置还包括执行停止命令以使处理器停止执行的装置。
10.权利要求1中所述的控制系统,其特征是:控制命令执行装置还包括执行启动命令以使得处理器开始操作的装置。
11.权利要求1中所述的控制系统,其特征是:控制命令执行装置还包括执行读命令,从处理器中读出某项的装置。
12.权利要求1中所述的控制设施,其特征是:控制命令执行装置还包括执行写命令,写入处理器中的存贮器存贮单元的装置。
13.权利要求1中所述的控制系统,其特征是:控制命令执行装置还包括向选定的处理器寄存器装入信息的装置。
14.权利要求13中所述的控制系统,其特征是:控制命令执行装置还包括使该处理器去执行前面已装入的命令的装置。
15.一种多处理器系统包括:
多个带有寄存器和主存贮器的总线单元;
连通总线单元的通信总线,用以传送在总线单元之间的数据和命令;
其特征是:
每个总线单元都有一个使该总线单元和通信总线接口的适配器,都有向主存贮器传送和从主存贮器存出数据的通路,至少其中有一个适配器还具有至总线单元寄存器的通路以及用于解释在通信总线上接收的直接存取控制命令的一个控制设施以便使用这些总线单元适配器中的通路去存取总线单元寄存器和主存贮器。
16.权利要求15中所述的多处理器系统,其特征是:总线单元由多个处理器和设施组成,其中的每个都有自其总线单元适配器至控制寄存器的通路,而直接存取控制命令可使得控制设施去存取一个特定的处理器或设施中的寄存器。
17.权利要求16中所述的多处理器系统,其特征是:每个直接存取控制命令包含一个用以识别控制设施要存取的那些处理器和设施的段。
18.权利要求15中所述的多处理器系统,其特征是:带有控制设施的总线单元的操作是可以通过将控制命令写入寄存器来控制的。
19.权利要求15中所述的多处理器系统,其特征是:至少其中一个总线单元包含用以产生控制命令的控制面板设施。
20.权利要求19中所述的多处理器系统,其特征是:控制面板设施将总线单元地址与每个产生控制命令相联系,以识别是控制命令的目标的总线单元。
21.权利要求15中所述的多处理器系统,其特征是:控制设施可暂停其总线适配器上工作直到该控制系统按控制命令完成了操作为止。
22.权利要求15中所述的多处理器系统,其特征是:总线单元还包括用以从其它的命令和数据中区分出直接存取控制命令并把上述那些直接存取控制命令传送到控制设施的装置。
23.一种向总线单元提供控制面板功能的方法,该总线单元通过在总线单元之间传送包括命令和数据信息的输入/输出总线至少与另一个单线单元相连每个总线单元带有可通过其与输入/输出总线相连而存取的存贮器和寄存器,其特征是包括下述步骤:
a)在第一个总线单元中产生一条控制命令;
b)将这条控制命令传送到第二个总线单元;
c)在第二个总线单元接收该控制命令;
d)判明所接收到的信息为一种控制命令;
e)将该控制命令传送到集成在第二个总线单元中的控制设施;
f)通过控制设施执行该控制命令,经使用已有的和增加的至第二个总线单元中的存贮器和寄存器通路,来提供控制面板功能。
24.权利要求23中所述的方法,其特征为:每个总线单元都含有一个集成在该总线单元中的控制设施,使得至少有其中的一个总线单元作为其它总线单元的控制面板。
25.权利要求23中所述的方法,其特征是:一个以上的总线单元具有产生及向其它总线单元传送控制命令的能力。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11975887A | 1987-11-12 | 1987-11-12 | |
US119758 | 1987-11-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1036088A CN1036088A (zh) | 1989-10-04 |
CN1038278C true CN1038278C (zh) | 1998-05-06 |
Family
ID=22386199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN88107542A Expired - Lifetime CN1038278C (zh) | 1987-11-12 | 1988-11-04 | 用于多处理器网络的直接控制设施 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0316251B1 (zh) |
JP (1) | JPH01134651A (zh) |
KR (1) | KR930001588B1 (zh) |
CN (1) | CN1038278C (zh) |
DE (1) | DE3853129T2 (zh) |
GB (1) | GB8814629D0 (zh) |
HK (1) | HK23396A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7398286B1 (en) * | 1998-03-31 | 2008-07-08 | Emc Corporation | Method and system for assisting in backups and restore operation over different channels |
US7610526B2 (en) * | 2005-01-24 | 2009-10-27 | Hewlett-Packard Development Company, L.P. | On-chip circuitry for bus validation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0181007A2 (en) * | 1984-11-09 | 1986-05-14 | Spacelabs, Inc. | Bus broadcast method and apparatus |
US4663706A (en) * | 1982-10-28 | 1987-05-05 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
US4667287A (en) * | 1982-10-28 | 1987-05-19 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1422952A (en) * | 1972-06-03 | 1976-01-28 | Plessey Co Ltd | Data processing system fault diagnostic arrangements |
JPS6149260A (ja) * | 1984-08-17 | 1986-03-11 | Fujitsu Ltd | チヤネル処理装置 |
US4803683A (en) * | 1985-08-30 | 1989-02-07 | Hitachi, Ltd. | Method and apparatus for testing a distributed computer system |
-
1988
- 1988-06-20 GB GB888814629A patent/GB8814629D0/en active Pending
- 1988-08-19 JP JP63204860A patent/JPH01134651A/ja active Granted
- 1988-09-13 EP EP88480036A patent/EP0316251B1/en not_active Expired - Lifetime
- 1988-09-13 DE DE3853129T patent/DE3853129T2/de not_active Expired - Fee Related
- 1988-11-04 KR KR1019880014486A patent/KR930001588B1/ko not_active IP Right Cessation
- 1988-11-04 CN CN88107542A patent/CN1038278C/zh not_active Expired - Lifetime
-
1996
- 1996-02-08 HK HK23396A patent/HK23396A/xx not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4663706A (en) * | 1982-10-28 | 1987-05-05 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
US4667287A (en) * | 1982-10-28 | 1987-05-19 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
EP0181007A2 (en) * | 1984-11-09 | 1986-05-14 | Spacelabs, Inc. | Bus broadcast method and apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0574110B2 (zh) | 1993-10-15 |
JPH01134651A (ja) | 1989-05-26 |
KR930001588B1 (ko) | 1993-03-05 |
DE3853129T2 (de) | 1995-08-10 |
CN1036088A (zh) | 1989-10-04 |
KR890008681A (ko) | 1989-07-12 |
DE3853129D1 (de) | 1995-03-30 |
EP0316251A2 (en) | 1989-05-17 |
EP0316251A3 (en) | 1991-07-03 |
HK23396A (en) | 1996-02-16 |
EP0316251B1 (en) | 1995-02-22 |
GB8814629D0 (en) | 1988-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1029167C (zh) | 具有双总线结构的计算机系统的仲裁控制逻辑 | |
CA2059921C (en) | Scsi device drivers for multitasking operating system | |
CN1648842A (zh) | 具有多个接口的存储装置 | |
EP0320274B1 (en) | An initial program load control system in a multiprocessor system | |
CN1099492A (zh) | 用于双微处理器的处理器系统的处理器接口片 | |
US5097439A (en) | Expansible fixed disk drive subsystem for computer | |
CN1185218A (zh) | 用于pci总线计算机具有有效/无效扩充rom的内插式板卡 | |
CN87107293A (zh) | 用于数字数据处理器的总线接口电路 | |
CN1737780A (zh) | 从一个设备驱动程序向另一个传送信息的系统和方法 | |
CN1655123A (zh) | 逻辑分区计算机系统各分区中逻辑资源共享结构和方法 | |
CN1979408B (zh) | 管理设备访问的方法和系统 | |
CN1831777A (zh) | 用于管理多个热插拔操作的系统和方法 | |
CN1324463C (zh) | 多节点计算机系统的枚举方法和装置 | |
CN1776624A (zh) | 资源管理的方法与系统 | |
CN1969262A (zh) | 用于调试和/或追踪包括一个或者多个主设备以及合作的一个或者多个从设备的计算机系统的接口设备 | |
US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
CN1038278C (zh) | 用于多处理器网络的直接控制设施 | |
CN1779632A (zh) | 磁盘阵列设备、信息处理装置、数据管理系统以及相关方法 | |
CN1906595A (zh) | 向pci/pci-x标准热插拔控制器信号通知命令状态的方法 | |
CN114490023A (zh) | 一种基于arm和fpga的高能物理可计算存储设备 | |
US5276815A (en) | Input and output processing system for a virtual computer | |
CN1259603C (zh) | 用于分布式过程控制系统的通用操作员站模块 | |
US5793945A (en) | Method and device for initial-diagnosing processors | |
CN1282087C (zh) | 远程数据存取方法及使用该方法的计算机 | |
CN112506818B (zh) | 一种基于软件模拟的usb硬件虚拟化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
OR01 | Other related matters | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |