JPH04288634A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH04288634A JPH04288634A JP3021864A JP2186491A JPH04288634A JP H04288634 A JPH04288634 A JP H04288634A JP 3021864 A JP3021864 A JP 3021864A JP 2186491 A JP2186491 A JP 2186491A JP H04288634 A JPH04288634 A JP H04288634A
- Authority
- JP
- Japan
- Prior art keywords
- context
- cpu
- internal bus
- internal
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 39
- 238000010586 diagram Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100385324 Arabidopsis thaliana CRA1 gene Proteins 0.000 description 1
- 101100275730 Arabidopsis thaliana CRC gene Proteins 0.000 description 1
- 101100007772 Brassica napus CRU1 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はＣＰＵ周辺の機能を含
めたエミュレーションの可能なＤＭＡ（Ｄｉｒｅｃｔ
Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）機能内蔵のワンチップマ
イクロコンピュータ（以下、ワンチップマイコンと呼称
する）に関するものである。
めたエミュレーションの可能なＤＭＡ（Ｄｉｒｅｃｔ
Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）機能内蔵のワンチップマ
イクロコンピュータ（以下、ワンチップマイコンと呼称
する）に関するものである。
【０００２】
【従来の技術】エミュレータ（通称ｉｎ − ｃｉｒｃ
ｕｉｔ ｅｍｕｌａｔｏｒ，ＩＣＥ ）を用いたプログ
ラムデバッグについて説明する。エミュレータを用いた
プログラムデバッグをエミュレーションという。最初に
、ターゲットとするワンチップマイコンにターゲットと
するプログラムを実行させる。そして、プログラム実行
中、デバッグを行う人が目的とする命令の実行の直前、
または直後でプログラムの実行を一時中断し、デバッグ
を行うためのプログラムであるエミュレータモニタプロ
グラムをワンチップマイコンに実行させてデバッグを行
う。エミュレータモニタプログラムの実行を終了した後
、先に一時中断したターゲットプログラムを再開する。 この場合、プログラムを一時中断したときのワンチップ
マイコンのプログラムカウンタ，プロセッサ・ステータ
ス・ワード，汎用レジスタの内容など、タスクの実行環
境に関する情報群、すなわち、コンテキストはエミュレ
ータモニタプログラムの実行によって破壊されてしまう
ので、エミュレータモニタプログラム実行終了後、ター
ゲットプログラムが一時中断したときの状態から実行再
開されるためには、エミュレータモニタプログラム実行
前にコンテキストを外部ＲＡＭなどに保存し（以下、コ
ンテキストセーブと呼称す）、エミュレータモニタプロ
グラム実行終了後、コンテキストをワンチップマイコン
にもどす（以下、コンテキストリストアと呼称す）必要
がある。
ｕｉｔ ｅｍｕｌａｔｏｒ，ＩＣＥ ）を用いたプログ
ラムデバッグについて説明する。エミュレータを用いた
プログラムデバッグをエミュレーションという。最初に
、ターゲットとするワンチップマイコンにターゲットと
するプログラムを実行させる。そして、プログラム実行
中、デバッグを行う人が目的とする命令の実行の直前、
または直後でプログラムの実行を一時中断し、デバッグ
を行うためのプログラムであるエミュレータモニタプロ
グラムをワンチップマイコンに実行させてデバッグを行
う。エミュレータモニタプログラムの実行を終了した後
、先に一時中断したターゲットプログラムを再開する。 この場合、プログラムを一時中断したときのワンチップ
マイコンのプログラムカウンタ，プロセッサ・ステータ
ス・ワード，汎用レジスタの内容など、タスクの実行環
境に関する情報群、すなわち、コンテキストはエミュレ
ータモニタプログラムの実行によって破壊されてしまう
ので、エミュレータモニタプログラム実行終了後、ター
ゲットプログラムが一時中断したときの状態から実行再
開されるためには、エミュレータモニタプログラム実行
前にコンテキストを外部ＲＡＭなどに保存し（以下、コ
ンテキストセーブと呼称す）、エミュレータモニタプロ
グラム実行終了後、コンテキストをワンチップマイコン
にもどす（以下、コンテキストリストアと呼称す）必要
がある。
【０００３】図３はエミュレータを用いたプログラムの
デバッグについて説明するための図で、２１はコンテキ
ストセーブを示し、２２はコンテキストリストアを示す
。
デバッグについて説明するための図で、２１はコンテキ
ストセーブを示し、２２はコンテキストリストアを示す
。
【０００４】従来の外部ＲＡＭを使用したコンテキスト
セーブおよびコンテキストリストアについて図４を用い
て説明する。従来のワンチップマイコンでエミュレーシ
ョン時のコンテキストセーブおよびコンテキストリスト
アの態様を示す図であるこの図４において、１はワンチ
ップマイコンのセントラル・プロセッシング・ユニット
（以下、ＣＰＵと呼称する）、２−２はコンテキストを
保持する内部レジスタ群、３は内部バス、４は外部バス
インターフェイス、５は外部バス、６は外部ＲＡＭであ
る。１３はチップ内部を示す。そして、従来のワンチッ
プマイコンのコンテキストの外部ＲＡＭ６への保存は図
４の点線Ｃに示すように、内部バス３―外部バスインタ
ーフェイス４―外部バス５―外部ＲＡＭ６という経路で
行われる。
セーブおよびコンテキストリストアについて図４を用い
て説明する。従来のワンチップマイコンでエミュレーシ
ョン時のコンテキストセーブおよびコンテキストリスト
アの態様を示す図であるこの図４において、１はワンチ
ップマイコンのセントラル・プロセッシング・ユニット
（以下、ＣＰＵと呼称する）、２−２はコンテキストを
保持する内部レジスタ群、３は内部バス、４は外部バス
インターフェイス、５は外部バス、６は外部ＲＡＭであ
る。１３はチップ内部を示す。そして、従来のワンチッ
プマイコンのコンテキストの外部ＲＡＭ６への保存は図
４の点線Ｃに示すように、内部バス３―外部バスインタ
ーフェイス４―外部バス５―外部ＲＡＭ６という経路で
行われる。
【０００５】
【発明が解決しようとする課題】従来のワンチップマイ
コンのエミュレーションにおいて、コンテキストセーブ
およびコンテキストリストアは、プログラムカウンタ，
プロセッサ・ステータス・ワード，汎用レジスタの内容
などＣＰＵの状態を保存するもので、周辺機能内部のレ
ジスタの内容など、周辺機能に関しての状態を保存しな
い。このため、エミュレータモニタプログラム実行中に
周辺機能の状態がターゲットプログラムを一時中断した
ときの状態から変化してしまっていることがある。発明
が解決しようとする問題点は、従来のワンチップマイコ
ンのエミュレーションでは、ＣＰＵのみに着目してデバ
ッグを行うものであり、周辺機能の状態を含めたデバッ
グはできない点である。
コンのエミュレーションにおいて、コンテキストセーブ
およびコンテキストリストアは、プログラムカウンタ，
プロセッサ・ステータス・ワード，汎用レジスタの内容
などＣＰＵの状態を保存するもので、周辺機能内部のレ
ジスタの内容など、周辺機能に関しての状態を保存しな
い。このため、エミュレータモニタプログラム実行中に
周辺機能の状態がターゲットプログラムを一時中断した
ときの状態から変化してしまっていることがある。発明
が解決しようとする問題点は、従来のワンチップマイコ
ンのエミュレーションでは、ＣＰＵのみに着目してデバ
ッグを行うものであり、周辺機能の状態を含めたデバッ
グはできない点である。
【０００６】この発明はかかる課題を解決するためにな
されたもので、周辺機器の状態も含めたエミュレーショ
ンを可能とし、かつＣＰＵと周辺機能のコンテキストセ
ーブ，リストアを並行して行い、これらに要する時間を
短縮するワンチップマイコンを得ることを目的とする。
されたもので、周辺機器の状態も含めたエミュレーショ
ンを可能とし、かつＣＰＵと周辺機能のコンテキストセ
ーブ，リストアを並行して行い、これらに要する時間を
短縮するワンチップマイコンを得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明は、ＣＰＵと、
このＣＰＵの周辺機能部と、ＤＭＡ転送を制御するため
のＤＭＡコンとローラと、エミュレーション実行時ＣＰ
Ｕと周辺機能のコンテキストセーブ，リストアを並行し
て行うための内部バス分割手段を備えたものである。
このＣＰＵの周辺機能部と、ＤＭＡ転送を制御するため
のＤＭＡコンとローラと、エミュレーション実行時ＣＰ
Ｕと周辺機能のコンテキストセーブ，リストアを並行し
て行うための内部バス分割手段を備えたものである。
【０００８】
【作用】この発明においては、内部バス分割手段により
、ＣＰＵと周辺機能双方のコンテキストセーブ，リスト
アを並列に行うことによって周辺機能も含めたエミュレ
ーションを可能にする。
、ＣＰＵと周辺機能双方のコンテキストセーブ，リスト
アを並列に行うことによって周辺機能も含めたエミュレ
ーションを可能にする。
【０００９】
【実施例】まず、実施例を説明する前にこの発明の理解
を容易にするため、この発明の原理について説明する。 この発明によるＤＭＡ機能を内蔵するワンチップマイコ
ンは、ＣＰＵと周辺機能双方のコンテキストセーブ，リ
ストア（従来のコンテキストに対し、周辺機能内レジス
タの内容などの周辺機能の状態を示すものを周辺機能の
コンテキストと称し、さらに従来のコンテキストをこれ
と区別するためＣＰＵのコンテキストと称すことにする
）を並列に行うことを可能とする内部バス分割手段を備
えている。
を容易にするため、この発明の原理について説明する。 この発明によるＤＭＡ機能を内蔵するワンチップマイコ
ンは、ＣＰＵと周辺機能双方のコンテキストセーブ，リ
ストア（従来のコンテキストに対し、周辺機能内レジス
タの内容などの周辺機能の状態を示すものを周辺機能の
コンテキストと称し、さらに従来のコンテキストをこれ
と区別するためＣＰＵのコンテキストと称すことにする
）を並列に行うことを可能とする内部バス分割手段を備
えている。
【００１０】つぎに、図１は、この発明の一実施例を示
した構成図である。この図１において図４と同一符号の
ものは相当部分を示し、２−１はＣＰＵのコンテキスト
、３Ａ，３Ｂは内部バス、７は内部バス分割スイッチ、
８はＣＰＵ１の周辺機能部、９はメモリマップドされた
周辺機能内レジスタ等の内容で周辺機能のコンテキスト
、１０はＤＭＡ転送を制御するＤＭＡコンとローラ、１
１は内部ＲＡＭである。１２はチップ内部を示す。ここ
で、内部バス分割スイッチ７はエミュレーション実行時
ＣＰＵと周辺機能のコンテキストセーブ，リストアを並
行して行うための内部バス分割手段を構成している。 そして、この実施例においては、エミュレータモニタプ
ログラム実行前、ＣＰＵのコンテキスト２−１だけでは
なく、周辺機能のコンテキスト９もセーブし、エミュレ
ータモニタプログラム実行後コンテキストリストアする
ように構成されている。
した構成図である。この図１において図４と同一符号の
ものは相当部分を示し、２−１はＣＰＵのコンテキスト
、３Ａ，３Ｂは内部バス、７は内部バス分割スイッチ、
８はＣＰＵ１の周辺機能部、９はメモリマップドされた
周辺機能内レジスタ等の内容で周辺機能のコンテキスト
、１０はＤＭＡ転送を制御するＤＭＡコンとローラ、１
１は内部ＲＡＭである。１２はチップ内部を示す。ここ
で、内部バス分割スイッチ７はエミュレーション実行時
ＣＰＵと周辺機能のコンテキストセーブ，リストアを並
行して行うための内部バス分割手段を構成している。 そして、この実施例においては、エミュレータモニタプ
ログラム実行前、ＣＰＵのコンテキスト２−１だけでは
なく、周辺機能のコンテキスト９もセーブし、エミュレ
ータモニタプログラム実行後コンテキストリストアする
ように構成されている。
【００１１】つぎにこの図１に示す実施例におけるＣＰ
Ｕおよび周辺機能のコンテキストセーブおよびリストア
の動作について説明する。コンテキストセーブ，コンテ
キストリストアを行うときは、まず内部バス分割スイッ
チ７により内部バスを内部バス３Ａ と内部バス３Ｂ
の二つに分割する。そして、ＣＰＵのコンテキストセー
ブおよびコンテキストリストアは図１の点線ａに示すよ
うに、ＣＲＵ１―内部バス３Ａ ―外部バスインターフ
ェイス４―外部ＲＡＭ６という経路を使って行う。また
、周辺機能のコンテキストセーブおよびコンテキストリ
ストアは図１の点線ｂに示すように、周辺機能部８―内
部バス ３Ｂ―ＤＭＡコントローラ１０―内部バス３Ｂ
―内部ＲＡＭ１１という経路でＤＭＡ転送により行う
。
Ｕおよび周辺機能のコンテキストセーブおよびリストア
の動作について説明する。コンテキストセーブ，コンテ
キストリストアを行うときは、まず内部バス分割スイッ
チ７により内部バスを内部バス３Ａ と内部バス３Ｂ
の二つに分割する。そして、ＣＰＵのコンテキストセー
ブおよびコンテキストリストアは図１の点線ａに示すよ
うに、ＣＲＵ１―内部バス３Ａ ―外部バスインターフ
ェイス４―外部ＲＡＭ６という経路を使って行う。また
、周辺機能のコンテキストセーブおよびコンテキストリ
ストアは図１の点線ｂに示すように、周辺機能部８―内
部バス ３Ｂ―ＤＭＡコントローラ１０―内部バス３Ｂ
―内部ＲＡＭ１１という経路でＤＭＡ転送により行う
。
【００１２】以上のように、エミュレータモニタプログ
ラム実行の前後において、ＣＰＵのコンテキストセーブ
，リストアだけでなく、周辺機能のコンテキストのセー
ブ，リストアも行えるため、周辺機能部８の状態も含め
たエミュレーションを可能とし、かつＣＰＵと周辺機能
のコンテキストセーブ，リストアは並行して行えるので
、これらに要する時間を短縮できるという効果が得られ
る。そして、この図１においては、ＣＰＵのコンテキス
ト２−１を外部ＲＡＭ６に、周辺機能のコンテキスト９
を内部ＲＡＭ１１に保持する構成（バス分割）であるが
、この逆、すなわち、ＣＰＵのコンテキスト２−１を内
部ＲＡＭ１１に，周辺機能のコンテキスト９を外部ＲＡ
Ｍ６に保存する図２に示すような構成でもこの発明は上
記と同様な効果を奏する。
ラム実行の前後において、ＣＰＵのコンテキストセーブ
，リストアだけでなく、周辺機能のコンテキストのセー
ブ，リストアも行えるため、周辺機能部８の状態も含め
たエミュレーションを可能とし、かつＣＰＵと周辺機能
のコンテキストセーブ，リストアは並行して行えるので
、これらに要する時間を短縮できるという効果が得られ
る。そして、この図１においては、ＣＰＵのコンテキス
ト２−１を外部ＲＡＭ６に、周辺機能のコンテキスト９
を内部ＲＡＭ１１に保持する構成（バス分割）であるが
、この逆、すなわち、ＣＰＵのコンテキスト２−１を内
部ＲＡＭ１１に，周辺機能のコンテキスト９を外部ＲＡ
Ｍ６に保存する図２に示すような構成でもこの発明は上
記と同様な効果を奏する。
【００１３】図２はこの発明の他の実施例を示した構成
図で、図１のワンチップマイコンとはエミュレーション
時バスの分割方式が異なるものである。この図２におい
て図１と同一部分には同一符号を付して説明を省略する
。３Ｄ，３Ｅ は内部バスである。つぎに動作について
説明する。この構成では、ＣＰＵのコンテキストセーブ
，リストアは図２の点線ｄに示すように、ＣＰＵ１―内
部バス３Ｄ ―内部ＲＡＭ１１という経路で行い、一方
、周辺機能のコンテキストセーブ，リストアは図２の点
線ｅに示すように、周辺機能部８―内部バス３Ｅ ―Ｄ
ＭＡコントローラ１０―外部バス５―外部ＲＡＭ６とい
う経路でＤＭＡ転送により行う。
図で、図１のワンチップマイコンとはエミュレーション
時バスの分割方式が異なるものである。この図２におい
て図１と同一部分には同一符号を付して説明を省略する
。３Ｄ，３Ｅ は内部バスである。つぎに動作について
説明する。この構成では、ＣＰＵのコンテキストセーブ
，リストアは図２の点線ｄに示すように、ＣＰＵ１―内
部バス３Ｄ ―内部ＲＡＭ１１という経路で行い、一方
、周辺機能のコンテキストセーブ，リストアは図２の点
線ｅに示すように、周辺機能部８―内部バス３Ｅ ―Ｄ
ＭＡコントローラ１０―外部バス５―外部ＲＡＭ６とい
う経路でＤＭＡ転送により行う。
【００１４】
【発明の効果】以上のようにこの発明のワンチップマイ
コンは、コンテキストセーブ，リストア時内部バス分割
手段を備えたので、周辺機能の状態も含めたエミュレー
ションを可能とし、かつＣＰＵと周辺機能のコンテキス
トセーブ，リストアは並行して行えるため、これらに要
する時間を短縮することができるという効果が得られる
。
コンは、コンテキストセーブ，リストア時内部バス分割
手段を備えたので、周辺機能の状態も含めたエミュレー
ションを可能とし、かつＣＰＵと周辺機能のコンテキス
トセーブ，リストアは並行して行えるため、これらに要
する時間を短縮することができるという効果が得られる
。
【図１】この発明の一実施例を示した構成図である。
【図２】この発明の他の実施例を示した構成図である。
【図３】エミュレータを用いたプログラムのデバッグに
ついて説明するための図である。
ついて説明するための図である。
【図４】この発明を使用しない従来のワンチップマイコ
ンでエミュレーション時のコンテキストセーブおよびコ
ンテキストリストアの態様を示す図である。
ンでエミュレーション時のコンテキストセーブおよびコ
ンテキストリストアの態様を示す図である。
１ ＣＰＵ
２−１ ＣＰＵのコンテキスト
３Ａ〜３Ｅ 内部バス
４ 外部バスインターフェイス
５ 外部バス
６ 外部ＲＡＭ
７ 内部バス分割スイッチ
８ 周辺機能部
９ 周辺機能のコンテキスト
１０ ＤＭＡコントローラ
１１ 内部ＲＡＭ
Claims (1)
- 【請求項１】 ＣＰＵとこのＣＰＵの周辺機能部と、
ＤＭＡ転送を制御するためのＤＭＡコントローラと、エ
ミュレーション実行時ＣＰＵと周辺機能のコンテキスト
セーブ，リストアを並行して行うための内部バス分割手
段を備えてなることを特徴とするワンチップマイクロコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021864A JPH04288634A (ja) | 1991-02-15 | 1991-02-15 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021864A JPH04288634A (ja) | 1991-02-15 | 1991-02-15 | ワンチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04288634A true JPH04288634A (ja) | 1992-10-13 |
Family
ID=12066990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021864A Pending JPH04288634A (ja) | 1991-02-15 | 1991-02-15 | ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04288634A (ja) |
-
1991
- 1991-02-15 JP JP3021864A patent/JPH04288634A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JPH04288634A (ja) | ワンチップマイクロコンピュータ | |
| JP2653411B2 (ja) | ブレークポイント設定方法 | |
| JPH02272640A (ja) | タスク切り替え方式 | |
| JPH0229455Y2 (ja) | ||
| JPS6349942A (ja) | 演算処理装置 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPS6273335A (ja) | スタツク管理方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPH02264339A (ja) | 情報処理装置 | |
| JPS62290942A (ja) | デバツガ起動方式 | |
| JPS6019815B2 (ja) | 転送制御方式 | |
| JPH04114241A (ja) | デバッグ装置 | |
| JPS638946A (ja) | プログラムデバツグサポ−ト方式 | |
| JPS63124143A (ja) | 情報処理装置 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPS5848154A (ja) | プログラム１ステツプ制御方式 | |
| JPH09160800A (ja) | エミュレータ | |
| JPS61194531A (ja) | 命令実行制御装置 | |
| JPS61221831A (ja) | 割り込み処理方式 | |
| JPS6191742A (ja) | スワツプ領域管理方式 | |
| JPS61282937A (ja) | 情報処理装置 | |
| JPS62166444A (ja) | プログラムデバツグ装置 | |
| JPS61289460A (ja) | プロセツサ切り替え制御方式 | |
| JPH02304634A (ja) | プロセッサシステム |