JPS5848154A - プログラム１ステツプ制御方式 - Google Patents
プログラム１ステツプ制御方式Info
- Publication number
- JPS5848154A JPS5848154A JP56147375A JP14737581A JPS5848154A JP S5848154 A JPS5848154 A JP S5848154A JP 56147375 A JP56147375 A JP 56147375A JP 14737581 A JP14737581 A JP 14737581A JP S5848154 A JPS5848154 A JP S5848154A
- Authority
- JP
- Japan
- Prior art keywords
- program
- subroutine
- instruction
- signal
- advance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、グ党グ２ム１ステップ制御方式に係！＋、％
に１命令ずつ実行させる１ステップ動作において１ステ
ツプの不要なプログラムはｌステップせずにダイナミッ
クに動作し、必要な部分のみｌステップさせる１ステツ
プ制御方弐に関するものである。、 グログツムデバッグを実行する方法としてグログ２ムｔ
−１命令ずつ実行させそのプログラムの実行状態を確認
する１ステップ動作機能はプロクラムデバッグの有効な
手段の一つである０ところが従来の１ステツプの機能は
プログラムの実行を命令の動きその１１に行うためデバ
ッグ済のプログツムの部分又はループを供う場合等はそ
のプログ２ムルートもそのｔｔ１ステップしデバッグ能
率が悪くこれをカバーするためにプルグラムカラン一の
再設定等を行っていたがこの場合社設定電ス等の恐れが
あった０ 本発明の目的嬬これもの欠点ｔｍ去するためにたとえに
デバッグ済のサブルーチンがある場合１ステツプによる
プログラムトレース紘サブルーチンコール命令のあとか
らサブルーチン復帰までは１ステツプさせないで通常の
ダイナきツクなプログツムの実行を行いサブルーチン復
帰後再びｌステップを行なわせるものである〇 又あるプログ２ム範囲では１ステツプが不要な場合その
アドレス範囲間だけダイナミックにプログラムＶｔｓ行
させ範囲外にき良場合再び１ステツプを行なわせるもの
である。
に１命令ずつ実行させる１ステップ動作において１ステ
ツプの不要なプログラムはｌステップせずにダイナミッ
クに動作し、必要な部分のみｌステップさせる１ステツ
プ制御方弐に関するものである。、 グログツムデバッグを実行する方法としてグログ２ムｔ
−１命令ずつ実行させそのプログラムの実行状態を確認
する１ステップ動作機能はプロクラムデバッグの有効な
手段の一つである０ところが従来の１ステツプの機能は
プログラムの実行を命令の動きその１１に行うためデバ
ッグ済のプログツムの部分又はループを供う場合等はそ
のプログ２ムルートもそのｔｔ１ステップしデバッグ能
率が悪くこれをカバーするためにプルグラムカラン一の
再設定等を行っていたがこの場合社設定電ス等の恐れが
あった０ 本発明の目的嬬これもの欠点ｔｍ去するためにたとえに
デバッグ済のサブルーチンがある場合１ステツプによる
プログラムトレース紘サブルーチンコール命令のあとか
らサブルーチン復帰までは１ステツプさせないで通常の
ダイナきツクなプログツムの実行を行いサブルーチン復
帰後再びｌステップを行なわせるものである〇 又あるプログ２ム範囲では１ステツプが不要な場合その
アドレス範囲間だけダイナミックにプログラムＶｔｓ行
させ範囲外にき良場合再び１ステツプを行なわせるもの
である。
本１ステップ制御方式はこのように従来のｌステップ動
作に加えて１ステツプに必要な部分だけをきわめて能率
的に１ステツプによシブログラムトレースを行う手段上
提供するものである０上述の目的を達成するため、本発
明はプログラムのデバッグ時１命令ずつ実行させる１ス
テツプトレ一ス機能を有するデバッグ装置において、１
ステツプの不要なプログラムはｌステップせずにダイナ
ミックに動作し、必要な部分のみｌステップさせること
を％徴とするものである。
作に加えて１ステツプに必要な部分だけをきわめて能率
的に１ステツプによシブログラムトレースを行う手段上
提供するものである０上述の目的を達成するため、本発
明はプログラムのデバッグ時１命令ずつ実行させる１ス
テツプトレ一ス機能を有するデバッグ装置において、１
ステツプの不要なプログラムはｌステップせずにダイナ
ミックに動作し、必要な部分のみｌステップさせること
を％徴とするものである。
以下図−面によって本発明の詳細な説明する。
第１図は本発明に係るプログラム１ステツプ制御方式の
実施例のブロック線図を示す。第１図において、ＩＩＩ
′ｉｌステップ制御部、２はサブルーチンコール命令検
出部、３はサブルーチン復帰命令検出部、４はステップ
モード表示部である。以下サブルーチンｔ１ステップ動
作としない場合の制御方法を説明する◎まず予じめサブ
ルーチン；−ル命令検出部２にてサブルーチンコールの
命令コードを設定しておき、プログラムの中でサブルー
チンコールを行った時、該サブルーチンコール命令検出
部２から信号５によシステップモード表示部４の１ステ
ツグ動作そ−ドｔリセットする。１ステツプ制御部ｌは
モード通知信号７によりリセットそ−ド信号を得て動作
モードがリセットされるト、ソのプログラムを１ステツ
プさせず通常のスタートとしサブルーチンの中の命令を
順次実行する。この１ステツグ動作モードはサブルーチ
ン復帰命令でサブルーチン復帰命令検出部３がセット信
号６をステップモード表示部４に送信し蚊ステップモー
ド表示部４は動作モードをセットする。
実施例のブロック線図を示す。第１図において、ＩＩＩ
′ｉｌステップ制御部、２はサブルーチンコール命令検
出部、３はサブルーチン復帰命令検出部、４はステップ
モード表示部である。以下サブルーチンｔ１ステップ動
作としない場合の制御方法を説明する◎まず予じめサブ
ルーチン；−ル命令検出部２にてサブルーチンコールの
命令コードを設定しておき、プログラムの中でサブルー
チンコールを行った時、該サブルーチンコール命令検出
部２から信号５によシステップモード表示部４の１ステ
ツグ動作そ−ドｔリセットする。１ステツプ制御部ｌは
モード通知信号７によりリセットそ−ド信号を得て動作
モードがリセットされるト、ソのプログラムを１ステツ
プさせず通常のスタートとしサブルーチンの中の命令を
順次実行する。この１ステツグ動作モードはサブルーチ
ン復帰命令でサブルーチン復帰命令検出部３がセット信
号６をステップモード表示部４に送信し蚊ステップモー
ド表示部４は動作モードをセットする。
ｌステップ制御部ｌは毎−ド通知信号７によｐセットモ
ード信号を得て動作モードがセットされると、そのプロ
グラムをこの命令の実行の次の命令から再び１ステツプ
制御を行う。
ード信号を得て動作モードがセットされると、そのプロ
グラムをこの命令の実行の次の命令から再び１ステツプ
制御を行う。
第２図は、本発明に係るプログラム１ステツプ制御方式
の他の実施例のブロック線図を示す。第２図において第
１図と同−符号紘第１図にて説明したものと同一内容を
示し、その他８は１ステップ解除アドレス検出部、９は
１ステップ再開アドレス検出部を示す。この実施例はプ
ログラムＯアドレス範囲で１ステツプの制御を行うもの
で、プログラムｔ−１ステツグ動作中に１ステップ解除
アドレス検出部８によシアドレスの検出信号１０がステ
ップモード表示部４をリセットし、１ステツグ動作モー
ドを解除し、通常のプログラムの実行を行う。通常のプ
ルグラム実行中に再開アドレスが指示され、１ステップ
再開アドレス検出部９が再開アドレスを検出すると信号
１誉によシステップそ−ド表示部４ｔ−セットする。さ
らに、モード通知信号７を経由して１ステツプ制御部１
に再開アドレスのセット信号が与えられ、再び１ステツ
プの命令が実行される。この時、１ステツプ解除アドレ
ら検出部８と１ステップ再開アドレス検出部９に単純な
アドレスミツチャによるアドレス範囲を判定できる比較
回路′ｌｔ設けれに、予期せぬプログラム分岐が存在す
る場合にさらに有効となシ分岐先からプログラム分岐と
ならずデバッグを容易に行なうことができる。
の他の実施例のブロック線図を示す。第２図において第
１図と同−符号紘第１図にて説明したものと同一内容を
示し、その他８は１ステップ解除アドレス検出部、９は
１ステップ再開アドレス検出部を示す。この実施例はプ
ログラムＯアドレス範囲で１ステツプの制御を行うもの
で、プログラムｔ−１ステツグ動作中に１ステップ解除
アドレス検出部８によシアドレスの検出信号１０がステ
ップモード表示部４をリセットし、１ステツグ動作モー
ドを解除し、通常のプログラムの実行を行う。通常のプ
ルグラム実行中に再開アドレスが指示され、１ステップ
再開アドレス検出部９が再開アドレスを検出すると信号
１誉によシステップそ−ド表示部４ｔ−セットする。さ
らに、モード通知信号７を経由して１ステツプ制御部１
に再開アドレスのセット信号が与えられ、再び１ステツ
プの命令が実行される。この時、１ステツプ解除アドレ
ら検出部８と１ステップ再開アドレス検出部９に単純な
アドレスミツチャによるアドレス範囲を判定できる比較
回路′ｌｔ設けれに、予期せぬプログラム分岐が存在す
る場合にさらに有効となシ分岐先からプログラム分岐と
ならずデバッグを容易に行なうことができる。
以上説明した如く、本発明によればデバッグ済のサブル
ーチンがある場合該当サブルーチンコールＯ命令＝−ド
を指定することによシ１ステップさせないで通常のダイ
ナミックなグーグラム実行が可能となシ、又、あるプル
グラム範囲で＃ｉ１ステップが不要な場合、該当アドレ
スを指定することによ）そのアドレス範囲内だけダイナ
ミックにプログツムを実行できるため、極めて効果的に
プ誼グ２ムのデバッグを行なえ頗る効果が為いものであ
る。
ーチンがある場合該当サブルーチンコールＯ命令＝−ド
を指定することによシ１ステップさせないで通常のダイ
ナミックなグーグラム実行が可能となシ、又、あるプル
グラム範囲で＃ｉ１ステップが不要な場合、該当アドレ
スを指定することによ）そのアドレス範囲内だけダイナ
ミックにプログツムを実行できるため、極めて効果的に
プ誼グ２ムのデバッグを行なえ頗る効果が為いものであ
る。
第１図は本発明によるプレグ２ムｌステツプ制御方式の
一実施例のブロック線図、第２図は他の一実施例のプ四
ツク線図である□ １・・・・・・ｌステップ制御部、２・・・・・・サブ
ルーチン；−ル命令検出部、３・・・・・サブルーチン
復帰命令検出部、４・・・・・・ステップ七−ド嚢示部
、８・・印・１ステップ解除アドレス検出部、９・・・
・・・１ステップ再開アドレス検出部。 ３ ７ ｊ＃ｚ ロ ２７７−
一実施例のブロック線図、第２図は他の一実施例のプ四
ツク線図である□ １・・・・・・ｌステップ制御部、２・・・・・・サブ
ルーチン；−ル命令検出部、３・・・・・サブルーチン
復帰命令検出部、４・・・・・・ステップ七−ド嚢示部
、８・・印・１ステップ解除アドレス検出部、９・・・
・・・１ステップ再開アドレス検出部。 ３ ７ ｊ＃ｚ ロ ２７７−
Claims (1)
- プログツムのデバッグ時１命令ずつ実行させる１ステツ
７’）レース機能を有するデバッグ装置において、１ス
テツプの不要なプログラムは１ステツプせずにダイナミ
ックに動作し、必要な部分のみｌステップさせることを
特徴とする１ステップ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147375A JPS5848154A (ja) | 1981-09-18 | 1981-09-18 | プログラム１ステツプ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147375A JPS5848154A (ja) | 1981-09-18 | 1981-09-18 | プログラム１ステツプ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5848154A true JPS5848154A (ja) | 1983-03-22 |
Family
ID=15428806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56147375A Pending JPS5848154A (ja) | 1981-09-18 | 1981-09-18 | プログラム１ステツプ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848154A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01215253A (ja) * | 1988-02-22 | 1989-08-29 | Kurihara Tekko Kk | 豆類の浸漬方法 |
| JPH01226044A (ja) * | 1988-03-04 | 1989-09-08 | Sharp Corp | プログラム開発支援装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5277550A (en) * | 1975-12-23 | 1977-06-30 | Fujitsu Ltd | Information processing unit |
| JPS55162157A (en) * | 1979-06-01 | 1980-12-17 | Canon Inc | Program computer |
| JPS5617447A (en) * | 1979-07-20 | 1981-02-19 | Fujitsu Ltd | Instruction-mode selection system |
-
1981
- 1981-09-18 JP JP56147375A patent/JPS5848154A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5277550A (en) * | 1975-12-23 | 1977-06-30 | Fujitsu Ltd | Information processing unit |
| JPS55162157A (en) * | 1979-06-01 | 1980-12-17 | Canon Inc | Program computer |
| JPS5617447A (en) * | 1979-07-20 | 1981-02-19 | Fujitsu Ltd | Instruction-mode selection system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01215253A (ja) * | 1988-02-22 | 1989-08-29 | Kurihara Tekko Kk | 豆類の浸漬方法 |
| JPH01226044A (ja) * | 1988-03-04 | 1989-09-08 | Sharp Corp | プログラム開発支援装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314213A (ja) | デバッグ装置 | |
| JPS5848154A (ja) | プログラム１ステツプ制御方式 | |
| JPS59186062A (ja) | 分散形プロセツサシステム | |
| JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
| SU763900A1 (ru) | Устройство дл отладки программ | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS61177551A (ja) | 処理装置の立上げ制御方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JP3120434B2 (ja) | プログラム動作解析方法 | |
| JPS59202548A (ja) | デバツグ装置 | |
| JPH0546444A (ja) | ログ機能付きデバツカ | |
| JPS6143347A (ja) | ベクトル命令シミユレ−シヨン方法 | |
| JPS61138361A (ja) | 並列処理システム | |
| JPH0426138B2 (ja) | ||
| JPH0816431A (ja) | 利用者プログラムのデバッグ処理システム | |
| JPH05127945A (ja) | プログラム実行状況解析方式 | |
| JPS59153245A (ja) | デバツグ装置 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPS60164850A (ja) | プロセツサにおける命令実行動作の停止方式 | |
| JPH0512062A (ja) | ステツプブレーク処理方式 | |
| JPS63289654A (ja) | プログラム分岐命令モニタ方式 | |
| JPH04288634A (ja) | ワンチップマイクロコンピュータ | |
| JPH01171039A (ja) | プログラムデバック方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPH01113842A (ja) | 情報処理装置トラップ方式 |