JPS61289460A - プロセツサ切り替え制御方式 - Google Patents

プロセツサ切り替え制御方式

Info

Publication number
JPS61289460A
JPS61289460A JP60132531A JP13253185A JPS61289460A JP S61289460 A JPS61289460 A JP S61289460A JP 60132531 A JP60132531 A JP 60132531A JP 13253185 A JP13253185 A JP 13253185A JP S61289460 A JPS61289460 A JP S61289460A
Authority
JP
Japan
Prior art keywords
processor
clock
switching
peripheral device
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60132531A
Other languages
English (en)
Other versions
JPH0154739B2 (ja
Inventor
Hideki Sumi
角 秀樹
Yoshihiro Sadata
定田 義博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP60132531A priority Critical patent/JPS61289460A/ja
Publication of JPS61289460A publication Critical patent/JPS61289460A/ja
Publication of JPH0154739B2 publication Critical patent/JPH0154739B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 クロックの、例えばハイレベルの位相でのみ、共通バス
上のデータを有効と認識するプロセッサを2個と、それ
ぞれのプロセッサに対して共通のファームウェアとを持
ち、該共通のファームウェアを何れかのプロセッサが実
行することにより、ある時点では該一方のプロセッサに
対してのみ動作する周辺装置を有する2プロセッサシス
テムにおいて、該周辺装置のファームウェアを実行中の
プロセッサが、操作者からのコマンド投入等により、ク
ロンク切り替え命令を実行して、切り替えフラグをセッ
トした後、分岐命令を実行して、上記共通ファームウェ
アから自ファームウェアに遷移中に、クロック計数回路
(CCC)が起動され、該切り替えフラグがセットされ
てから一定のクロックの数が計数され、上記分岐命令の
動作が終了した時点を認識した時、該周辺装置に対する
クロックの位相を切り替えて、該周辺装置と動作するプ
ロセッサを切り替えるようにしたものである。
〔産業上の利用分野〕
クロックの、例えばハイレベルの位相でのみ、共通バス
上のデータを有効と認識するプロセッサを2個と、それ
ぞれのプロセッサに対して共通のファームウェアとを持
ち、該ファームウェアを何れかのプロセッサが実行する
ことにより、ある時点では該一方のプロセッサに対して
のみ動作する周辺装置を有する2プロセッサシステムに
おけるプロセッサ切り替え制御方式に関する。
最近、クロックの位相によって、共通バスのアドレス、
データを有効(Enable)にするプロセッサが使用
されるようになってきた。
このようなプロセッサを持つ計算機システムにおいては
、上記共通ハスをクロックの位相でマルチプレクスして
時分割に使用することができる為、従来の技術で見られ
るようなバスアービタを用いないで、マルチプロセッサ
システムを構築することができる。
従って、このような技術は、プロセフすと主記憶装置と
の間と同じように、該プロセッサと周辺装置との間のイ
ンタフェースを総てクロックを介して制御する技術と云
うことができる。
このような、共通バス上のアドレス、データを有効にす
るタイミングを、クロックの位相で制御できるプロセッ
サに対して、周辺装置に上記プロセッサに共通なファー
ムウェアを設け、それぞれのプロセッサに該共通のファ
ームウェアを実行させる為には、対象となるプロセッサ
のクロックの位相と、該周辺装置のクロックの位相を効
果的に合わせることが要求される。
〔従来の技術〕
第4図は、従来の2プロセッサシステムの構成例を示し
た図であり、(a)は手動切り替えの場合を示し、(b
)は命令による切り替えの場合を示している。
ここで使用されているプロセッサA11.プロセッサB
 12は、前述のように、それぞれがクロックの特定の
位相に対してのみ、共通バス3上のアドレス、データを
有効(Enable)とする機能を備えている。
この共通バス使用機能を概念的に示した図が、第5図で
あって、(a)はシステムクロックを示し、(b)は共
通バス3上のアドレス、データを有効とするプロセッサ
名を示している。
本図から明らかな如く、システムクロックがハイレベル
側では、プロセッサAのアドレス、データが共通バス3
上に出力され、ロウレベル側ではプロセッサBのアドレ
ス、データが共通バス3上に出力される。
従って、周辺装置2においては、クロック (内部クロ
ックと云う)のハイレベル側で動作するように限定して
おけば、該周辺装置2に供給される内部クロックの位相
を切り替えることにより、どちらのプロセッサに対して
動作をするかを指定することができる。
そこで、第4図で示したクロック切り替え回路21を、
手動、又は命令によって操作することにより、当該周辺
装置2に対する内部クロックの位相を切り替える(具体
的には、反転させる)ことができる。即ち、 (1)手動切り替えの場合: 周辺装置2と動作中のプロセッサ(例えば、プロセッサ
A)11が、該周辺装置2の共通ファームウェア22を
実行中において、操作者からのコマンド投入等により、
動作切り替え要求が発生した場合、一旦当該2プロセッ
サシステムを停止させ、操作者が該2プロセッサシステ
ムの停止を確認して、上記クロック切り替え回路21を
操作し、内部クロックの位相を反転した後、該2プロセ
ッサシステムをスタートさせる。
(2)命令によって切り替える場合: 周辺装置2と動作中のプロセッサ(例えば、プロセッサ
A)11が、該周辺装置2の共通ファームウェア22を
実行中において、上記の動作切り替え要求が発生した場
合、該動作切り替え要求処理におけるクロック切り替え
命令によって、切り替えフラグ23を°オン゛ とし、
該フラグが°オン゛になった信号によって、クロック切
り替え回路21をアクセスし、該周辺装置2の内部クロ
ックを切り替えるようにする。
〔発明が解決しようとする問題点〕
従って、従来技術によるプロセッサ切り替え方式におい
ては、 +11  手動切り替えの場合: プロセッサA 11が周辺装置2の共通ファームウェア
22を実行中、上記クロック切り替え要求が発生する毎
に、当該2プロセッサシステムを一旦停止させる必要が
あり、該システムを運転中の状態の侭で、クロックを切
り替えることができないと云う問題があった。
特に、該周辺装置2を、該2プロセッサシステムに対す
るデバッガとした時、プロセッサA 11と動作中にプ
ロセッサB 12での異常を、例えば操作パネル等によ
り操作者が知って、プロセッサB 12に対するデバッ
グ要求を、コマンド投入等によって生起した時、当該シ
ステムを一旦停止させてから、クロックの位相を切り替
える必要があり、当該システムのパフォーマンスを損な
う問題があった。
(2)命令により切り替える場合: 現在勤作中のプロセッサを停止させる必要はないが、共
通ファームウェア22を実行中のプロセッサが、クロッ
ク切り替え命令を実行して、切り替えフラグ23を°オ
ン° とした時、クロック切り替え回路21におけるク
ロック反転のタイミングによっては、それまで動作して
いた、例えば、プロセッサA 11において、共通ファ
ームウェア22からの応答が受けられなくなる可能性が
あり、プロセッサA 11が暴走する問題があった。
従って、この場合においても、システム運転中のクロッ
ク切り替えは不可能であった。
本発明は上記従来の欠点に鑑み、共通ファームウェアを
持ち、ある時点では、一方のプロセッサに対してのみ動
作中の周辺装置(例えば、デバッガ)2を有する2プロ
セッサシステムにおいて、現在勤作中の、例えば、プロ
セッサA 11が、クロック切り替え命令を発行した時
、該プロセッサA 11を、該共通ファームウェア22
からの開放、具体的には自ファームウェアA110に分
岐させ、該分岐を確認してから、当該周辺装置2のクロ
ック (内部クロック)の位相を反転することにより、
当該プロセッサA 11の正常動作を保障する方法を提
供することを目的とするものである。
〔問題点を解決するための手段〕
第1図は本発明のクロック切り替え制御方式の原理ブロ
ック図である。
周辺装置2内に、切り替えフラグ23とクロック計数回
路(CCC) 24とを設け、該周辺装置2の共通ファ
ームウェア22を実行中の、例えばプロセッサA 11
が、上記切り替えフラグ23をセントするクロック切り
替え命令を実行し、該フラグ23を′オン” とした時
、上記クロック計数回路(CCC) 24が起動される
ように構成する。
以後、該クロック計数回路(CCC) 24においては
、上記フラグ23が“オン゛になった時点から、プロセ
ッサに供給されるシステムクロックの数を計数し、上記
プロセッサA 11が次に分岐命令を実行して、当該周
辺装置2の共通ファームウェア22から自ファームウェ
アA110に分岐する迄の時間を認識した時点で、周辺
装置2例のクロック(即ち、内部クロック)の位相を切
り替える(具体的には、位相を反転する)信号を、例え
ば、該システムクロックの立ち下がりのタイミングで、
クロック切り替え回路21に出力し、該内部クロックの
位相を反転するように機能する。
〔作用〕
即ち、本発明によれば、クロックの、例えばハィレベル
の位相でのみ、共通バス上のデータを有効と認識するプ
ロセッサを2個と、それぞれのプロセッサに対して共通
のファームウェアとを持ち、該共通のファームウェアを
何れかのプロセ・ノサが実行することにより、ある時点
では該一方のプロセッサに対してのみ動作する周辺装置
を有する2プロセッサシステムにおいて、該周辺装置ノ
ファームウエアを実行中のプロセッサが、操作者からの
コマンド投入等により、クロック切り替え命令を実行し
て、切り替えフラグをセットした後、分岐命令を実行し
て、上記共通ファームウェアから自ファームウェアに遷
移中に、クロック計数回路(CCC)が起動され、該切
り替えフラグがセットされてから一定のクロックの数が
計数され、上記分岐命令の動作が終了した時点を認識し
た時、該周辺装置に対するクロックの位相を切り替えて
、該周辺装置と動作するプロセッサを切り替えるように
したものであるので、システム運転中に、該システムの
周辺装置と動作するプロセッサの切り替えの必要が生じ
た時、該2プロセッサシステムを停止させることなく、
該周辺装置と動作するプロセッサを切り替えることがで
きる効果がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
第2図は本発明の一実施例をブロック図で示したもので
あり、第3図は本発明を実施して周辺装置の内部クロッ
クを切り替える時の動作をタイムチャートで示した図で
、第4図と同じ符号は同じ対象物を示しており、第2図
における切り替えフラグ23.及びクロック計数回路(
CCC) 24が本発明を実施するのに必要な機能ブロ
ックである。
以下、第3図のタイムチャートを参照しながら、第2図
によって本発明によるプロセッサ切り替え制御方式を説
明する。説明の便宜上、プロセッサA 11が周辺装置
2の共通ファームウェア22を実行中であるものと仮定
する。
■ フラグセント命令サイクル: プロセッサA 11が、該共通ファームウェア22を実
行中に、操作者等からのコマンド投入等によって、プロ
セッサの切り替え要求が認識されると、クロック切り替
え命令を実行して、第1図で説明した切り替えフラグ2
3をセットする。
■ 分岐(ブランチ)命令サイクル: 次に、プロセッサA 11が分岐命令を実行して、共通
ファームウェア22からプロセッサAllのファームウ
ェアA 110へ制御を移す時、第1図で説明したクロ
ック計数回路(CCC) 24において、上記切り替え
フラグ23が“オン゛ となってからのシステムクロッ
クの数を計数し、上記分岐命令が終了する時点に、切り
替え信号を出力するように機能する。
該切り替え信号によって、クロック切り替え回路21が
起動され、例えば、第3図の図示のタイミングにおいて
、該クロックに同期して、システムクロックの位相を反
転し、周辺装置2に対する内部クロックとする。
■ クロック切り替え後の命令実行サイクル:以後、周
辺装置2においては、該内部クロックのハイレベルで動
作するように構成されているので、プロセッサBに対し
て動作するようになる。
同じようにして、プロセッサB 12からプロセッサA
 11への切り替えも自由に行うことができる。
尚、本実施例では、クロック切り替え命令の次に、分岐
命令を実行する場合で説明しているが、本発明の主旨か
ら考えて、必ずしもこれに限定する必要はなく、上記切
り替えフラグ23をセットする為のクロック切り替え命
令と1分岐命令との間に複数の他の命令が介在していて
も、クロック計数回路(CCC) 24において、上記
分岐命令が終了する迄の間のシステムクロックの数を計
数して、切り替え信号を出力するように、構築しておけ
ば良いことは明らかである。
このように、本発明においては、クロックの特定の位相
の時のみ、共通バス3上のアドレス、データを有効とす
る機能を備えたプロセッサを2個備え、該2つのプロセ
ッサに共通のファームウェアを有する周辺装置を備えた
2プロセッサシステムにおいて、該周辺装置の共通ファ
ームウェアを実行中のプロセッサにおいて、プロセッサ
の切り替え要求を発生した時、クロック切り替え命令で
切り替えフラグをセットした直後に、クロックの位相を
反転させないで、現在勤作中のプロセッサを、該共通フ
ァームウェアから開放し、該開放の終了を認識した時点
で、該クロックの位相を反転するようにした所に特徴が
ある。
〔発明の効果〕
以上、詳細に説明したように、本発明のプロセッサ切り
替え制御方式は、クロックの、例えばハイレベルの位相
でのみ、共通バス上のデータを有効と認識するプロセッ
サを2個と、それぞれのプロセッサに対して共通のファ
ームウェアとを持ち、該共通のファームウェアを何れか
のプロセッサが実行することにより、ある時点では該一
方のプロセッサに対してのみ動作する周辺装置を有する
2プロセッサシステムにおいて、該周辺装置のファーム
ウェアを実行中のプロセッサが、操作者からのコマンド
投入等により、クロック切り替え命令を実行して、切り
替えフラグをセットした後、分岐命令を実行して、上記
共通ファームウェアから自ファームウェアに遷移中に、
クロック計数回路(CCC)が起動され、該切り替えフ
ラグがセットされてから一定のクロックの数が計数され
、上記分岐命令の動作が終了した時点を認識した時、該
周辺装置に対するクロックの位相を切り替えて、該周辺
装置と動作するプロセッサを切り替えるようにしたもの
であるので、システム運転中に、該システムの周辺装置
と動作するプロセッサの切り替えの必要が生じた時、該
2プロセ・ノサシステムを停止させることなく、該周辺
装置と動作するプロセッサを切り替えることができる効
果がある。
【図面の簡単な説明】
第1図は本発明のクロック切り替え制御方式の弁理ブロ
ック図。 第2図は本発明の一実施例をプロ・ツク図で示した図。 第3図は本発明を実施して周辺装置の内部クロックを切
り替える時の動作をタイムチャートで示した図。 第4図は従来の2プロセッサシステムの構成例を示した
図。 第5図は共通バス使用機能を概念的に示した図。 である。 図面において、 11はプロセッサA、12はプロセッサB。 110はファームウェアA。 2は周辺装置。 21はクロック切り替え回路。 22は共通ファームウェア。 23は切り替えフラグ。 24はクロック計数回路(CCC) 。 3は共通バス1 ■はフラグセット命令サイクル。 ■は分岐(ブランチ)命令サイクル。 ■はクロック切り替え後の命令実行サイクル。 をそれぞれ示す。 雪 ]国 脅該確少 坤り亡明のクロサス刀L)停え缶り蕃下勿゛氏の冴じP
頻ニブ汀U革 ; 図“

Claims (1)

  1. 【特許請求の範囲】 クロックの特定の位相でのみ、共通バス(3)上のデー
    タを有効と認識する機能を有するプロセッサA(11)
    と、プロセッサB(12)と、それぞれのプロセッサに
    対して、共通のファームウェア(22)とを持ち、 ある時点では一方のプロセッサA(11)、又はプロセ
    ッサB(12)に対してのみ動作する周辺装置(2)を
    有する2プロセッサシステムにおいて、上記プロセッサ
    A(11)、又はプロセッサB(12)が、特定の命令
    を実行した時、該周辺装置(2)に対するクロック位相
    の切り替えを指示する切り替えフラグ(23)をセット
    する手段と、該切り替えフラグ(23)がセットされて
    から、上記プロセッサA(11)、又はプロセッサB(
    12)が分岐命令の実行を終了する迄の、クロックの特
    定の数を計数する手段(CCC)(24)とを設け、 上記クロック計数手段(CCC)(24)が上記クロッ
    クの特定の数の計数を終了した時点において、上記周辺
    装置(2)に対する該クロックの位相を切り替えるよう
    に制御して、該周辺装置(2)と動作するプロセッサを
    切り替えることを特徴とするプロセッサ切り替え制御方
    式。
JP60132531A 1985-06-18 1985-06-18 プロセツサ切り替え制御方式 Granted JPS61289460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60132531A JPS61289460A (ja) 1985-06-18 1985-06-18 プロセツサ切り替え制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60132531A JPS61289460A (ja) 1985-06-18 1985-06-18 プロセツサ切り替え制御方式

Publications (2)

Publication Number Publication Date
JPS61289460A true JPS61289460A (ja) 1986-12-19
JPH0154739B2 JPH0154739B2 (ja) 1989-11-21

Family

ID=15083459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60132531A Granted JPS61289460A (ja) 1985-06-18 1985-06-18 プロセツサ切り替え制御方式

Country Status (1)

Country Link
JP (1) JPS61289460A (ja)

Also Published As

Publication number Publication date
JPH0154739B2 (ja) 1989-11-21

Similar Documents

Publication Publication Date Title
JPS63111545A (ja) デバツグ用マイクロプロセツサ
JP2655615B2 (ja) 情報処理装置
JPS6191752A (ja) マイクロコンピユ−タ
JPS58197553A (ja) プログラム監視装置
JPS61289460A (ja) プロセツサ切り替え制御方式
SU763900A1 (ru) Устройство дл отладки программ
JPS5924364A (ja) プロセス同期回路
JPH01205312A (ja) バス変換装置
JPH03252830A (ja) 情報処理装置のデバッグ機構
JPH04288634A (ja) ワンチップマイクロコンピュータ
JPS61166631A (ja) マイクロプログラム制御処理方法
JPS63155330A (ja) マイクロプログラム制御装置
JPH03189801A (ja) プログラマブル・コントローラ
JPH03175539A (ja) デバッグ用マイクロプロセッサ
JPS6349941A (ja) 演算処理装置
JPS62189537A (ja) コンテクスト切替装置
JPS61187006A (ja) プログラマブルコントロ−ラ
JPH0473184B2 (ja)
JPH0438552A (ja) ダイレクトメモリアクセス転送方式
JPS59202550A (ja) デバツグ装置
JPH0481939A (ja) マイクロコンピュータの制御方式
JPH04101239A (ja) 情報処理装置のデバッグ方式
JPS6234238A (ja) マイクロプロセツサ
JPH02188839A (ja) データ処理装置
JPS58121468A (ja) マルチプロセツサ装置