JPH0264740A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術　　　　　　　　（第６図）発明が解決しよ
うとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例　　　　（第１〜５図）発明の効果 〔概要〕 マイクロプロセッサに関し、 割込み処理についても内蔵のソフトウェアによるＲＯＭ
モニタにより、簡単な構成でかつコストの上昇を招くこ
となくＯＳの実行制御が可能となるマイクロプロセッサ
を提供することを目的とし、演算回路、制御回路、レジ
スタ、内部メモリを含み、ＯＳあるいはＲＯＭモニタに
よる命令を解読して、演算、制御動作を実行するととも
に、割込み要求に応じてＯＳあるいはＲＯＭモニタによ
る割込み処理が可能なマイクロプロセッサにおいて、前
記内部メモリに、ＯＳ用割込みベクタテーブルおよびＲ
ＯＭモニタ用割込みベクタテーブルを設けるとともに、
割込み要求に応じてＯＳＳ側割みベクタテーブルあるい
はＲＯＭモニタ用割込みベクタテーブルを択一的に選択
する選択手段を設け、割込み要求があると、選択手段に
よりＯＳ用割込みベクタテーブルあるいはＲＯＭモニタ
用割込みベクタテーブルを選択し、選択したベクタテー
ブルから割込みの要因別に所定の割込み処理を実行する
ように構成する。

〔産業上の利用分野〕

本発明は、マイクロプロセッサに係り、詳しくは、２重
化された割込みベクタを有するマイクロプロセッサに関
する。

近時、マイクロプロセッサのＯＳ　（ｏｐｅｒａｔｉｎ
ｇｓｙｓｔｅｍ）の実行を制御するツールとしてＩＣＥ
（Ｉｎ−Ｃｉｒｃｕｉｔ　Ｅｍｕｌａｔｏｒ）が提供さ
れているが、非常に高価であること、ターゲットシステ
ムとの接続に物理的な制約があること、実験室でのデバ
ッグ時は使用できるが、現場では実質的に使用できない
、などといった欠点がある。

また、ＩＣＥに備わっている機能全てが常に全部必要と
いうわけでではない。このため、ＩＣＥを使用せずに、
実験室でも現場でも全く同じように使用できる安価なＯ
Ｓの実行制御ツールが求められている。

〔従来の技術〕

従来、ＩＣＥを使用しないでＯＳ実行を制御するツール
として、ＯＳを実行するＣＰＵ上にＲＯＭ化されたソフ
ト的なモニタ（ＲＯＭモニタ）が提案されている。

ここで、ＲＯＭモニタとは、次のようなものである。す
なわち、ハードウェアの基本構成として、フロッピーデ
ィスクを装備していないパーソナルコンピュータのＯＳ
は、通常ＲＡＳＩＣインクプリンタとともにＲＯＭ化さ
れている。正確には、ＲＡＳＩＣインクプリンタの内部
にＯＳの機能が織り込まれているというべきであろう。

このようなＯＳはＲＯＭ型ＯＳと称することもあるが、
−般には単にモニタ（ｍｏｎｉｔｏｒ）機能（すなわち
、ＲＯＭモニタ）と呼ばれている場合が多い。

ＲＯＭ化することにより電源投入と同時に即座に使用す
ることができ、極めて使い勝手が良い。

このようなＲＯＭモニタが使用する割込みベクタテーブ
ルとＯＳが使用する割込みベクタテーブルは同一であり
、したがって、ＲＯＭモニタとＯＳのベクタのぶつかり
合いが生じる。

ここで、割込みベクタ（ｉｎｔｅｒｒｕｐｔ　ｖｅｃｔ
ｏｒ）とは、次に示すようなものである。すなわち、マ
イクロプロセッサが外部から割込みを受けたとき、現在
のプログラムカウンタの内容などをシステムスタックに
格納し、割込み原因に対応して用意されている特定アド
レス（ベクタアドレス）から、新しいプログラムカウン
タの内容などをロードし、それに基づいて割込み処理プ
ログラムを動作させるようになっている。この新しいプ
ログラムカウンタの内容を割込みベクタと呼んでいる。

マイクロプロセッサでは、割込みベクタが格納されてい
る特定アドレス範囲（ベクタテーブル）が、割込み原因
の多様化に対応して、例えばある機種の２５６バイトか
ら他の機種における１にバイトのように拡大される傾向
にある。

上述のようなベクタのぶつかり合いを解消するために、
従来の技術では、例えば第６図に示すように割込みベク
タテーブル１としてＯＳ用領域２とＲＯＭモニタ用領域
３とに予め区分して使用することが考えられている。

〔発明が解決しようとする課題〕 しかしながら、このような従来のマイクロプロセッサに
あっては、割込みベクタテーブルをＯ３用とＲＯＭモニ
タ用に区分しているものの、同一の割込み要因に対して
、ＲＯＭモニタとＯＳで別々の対処を行うといったよう
な使い方はできず、ＲＯＭモニタがＯＳの実行を制御す
ることはできない。したがって、ＲＯＭモニタでＯＳの
実行を制御することは、割込み処理に関してはできない
といった問題点があった。

そこで本発明は、割込み処理についても内蔵のソフトウ
ェアによるＲＯＭモニタにより、簡単な構成でかつコス
トの上昇を招くことなくＯＳの実行制御が可能となるマ
イクロプロセッサを提供することを目的としている。

〔課題を解決するための手段〕

第１図（ａ）（ｂ）は本発明の原理図である。

第１図（ａ）において、本発明によるマイクロプロセッ
サは演算回路、制御回路、レジスタ、内部メモリを含み
、Ｏ３あるいはＲＯＭモニタによる命令を解読して、演
算、制御動作を実行するとともに、割込み要求に応じて
ＯＳあるいはＲＯＭモニタによる割込み処理が可能であ
る。マイクロプロセッサの内部メモリにはＯ３用割込み
ベクタテーブルおよびＲＯＭモニタ用割込みベクタテー
ブルが設けられるとともに、割込み要求に応じてＯＳ用
割込みベクタテーブルあるいはＲＯＭモニタ用割込みベ
クタテーブルを択一的に選択する選択手段が設けられる
。

〔作用〕

本発明では、第１図（ａ）に示すように割込み要求があ
ると、選択手段によりＯＳ用ベクタテーブルあるいはＲ
ＯＭモニタ用割込みベクタテーブルが選択され、例えば
第１図（ｂ）に示すように選択手段のビットが０″であ
れば、ＲＯＭモニタ用割込みベクタテーブル上の割込み
ベクタがフ、エッチされ、ＲＯＭモニタの割込み処理プ
ログラムに制御が移る。一方、上記ビットが“１”であ
れば、ＯＳ用割込みベクタテーブル上の割込みベクタが
フェッチされ、ＯＳ用割込み処理プログラムに制御が移
る。各別込み制御ではベクタテーブル上において割込み
の要因毎に所定の異なる割込みベクタがフェッチされる
。

したがって、割込み処理についてもＲＯＭモニタにより
簡単な構成で、かつコストの上昇を招（ことなく、Ｏ３
の実行制御が可能となる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第２〜５図は本発明に係るマイクロプロセッサの一実施
例を示す図である。まず、構成を説明する。第１図はマ
イクロプロセッサのハード的な全体構成図であり、この
図において、マイクロプロセッサ１１はＣＰＵ１２およ
びメモリ１３を有し、マイクロプロセッサ１１には入出
力装置１４およびインターバルタイマ１５がバスを介し
て接続され、ＣＰＵ１２に対しても割込み要求が可能で
ある。これは、ＯＳを稼動させるための最小のハード構
成であり、ＯＳを稼動させるためにインターバルタイマ
１５や割込み駆動の入出力装置１４が必要だからである
。

ＣＰＵ１２は演算回路、制御回路、レジスタ、内部メモ
リなどを含み、ＯＳあるいはＲＯＭモニタによる命令を
解読して演算、制御動作の実行を行い、割込みを受は付
ける。割込みに対しては原因別に処理ルーチンの先頭番
地のテーブル（ベクタ）がメモリ１３の中にあり、割込
みが受は付けられると原因に応じてテーブルを引いて対
応する処理ルーチンへ分岐する。この動作は割込み処理
の応答速度に関係するので、高速応答を実現するためハ
ードウェア化されている。また、マイクロプロセッサ１
１の制御にはＯＳが採用されており、ＯＳにより資源（
例えば、ＣＰＵ１２、メモリ１３、入出力装置１４等）
の効率利用、高速処理などが図られるようになっている
。

ＣＰＵ１２は内部にレジスタと内部メモリを有しており
、本発明に関係のある割込みベクタの部分、は第３図の
ように示される。第３図において、２１は割込みベクタ
ベースレジスタ（ＩＶＴＢＲ）、２２は０Ｓ用割込みベ
クタベースレジスタ（ＯＩＶＴＢＲ）　、２３はＲＯＭ
モニタ用割込みベクタベースレジスタ（ＭＩＶＴＢＲ）
であり、各レジスタ２１〜２３としてはＣＰＵ１２の内
部レジスタが用いられる。また、２４はマシンステータ
スワード（ＭＳＮ）であり、Ｍビットにより割込みベク
タベースレジスタ２１の内容としてＯＳ割込みベクタベ
ースレジスタ２２をアクセス（読み出し／書き込み）す
るか、あるいはＲＯＭモニタ用割込みベクタベースレジ
スタ２３をアクセスするのかを指定する。また、２５は
割込みベクタテーブル選択ビット（ＩＶＴＳＢ）であり
、ビット数は割込みのベクタ数（割込み要因の数）だけ
用意されている。

ＩＶＴＳＢは独立した１つのレジスタである。

Ｍビットはベクタテーブルのアドレスを０ＩＶＴＢＲあ
るいはＭＩＶＴＢＲに設定するときに使用する。ＩＶＴ
ＳＢ中の各ビットは割込みが発生したときに、どちらの
ベクタテーブルから分岐先アドレスをＰＣにフェッチす
るかを指定するものである。

Ｍビットを＠１１１とした後側込みベクタベースレジス
タ２１に値を書き込むと、ＯＳ割込みベクタベースレジ
スタ２２が設定され、′０″にするとＲＯＭモニタ用割
込みベクタベースレジスタ２３に設定される。

ＣＰＵ１２は割込みベクタテーブル選択ビット（独立し
たレジスタ）２５の内容に従って割込みのベクタテーブ
ルを選択し、この選択の機能は第３図中に選択スイッチ
（選択手段に相当）２６として示されている。選択スイ
ッチ２６による選択機能はＣＰＵ１２により直接にアク
セス（リード／ライト）できるものであり、その実体が
ＩＶＴＳＢ２５である。そして、ＣＰＵ１２は割込みへ
フタテーブル選択ビット２５において“０”が設定され
た割込みについては内部メモリ３０のＲＯＭモニタ用割
込みベクタテーブル３１を使用し、“１”が設定された
割込みについてはＯＳ用割込みベクタテーブル３２を使
用する。また、各別込みベクタテーブル３１１．３２の
アドレスはＯＳ割込みベクタベースレジスタ２２又はＲ
ＯＭモニタ用割込みベクタベースレジスタ２３の内容に
より決定され、図中に示すメモリマツプではＲＯＭモニ
タ用割込みベクタテーブル３１を上位アドレスに、ＯＳ
用割込みベクタテーブル３２を下位アドレスに設定して
いる。なお、ＣＰＬＪ１２かリセットされると、割込み
ベクタテーブル選択ピント２５は０″に戻され、ＲＯＭ
モニタ用割込みベクタテーブル３１が自動的に選択され
る。

次に、作用を説明する。

プログラムの正常な流れを中断して強制的に例外処理プ
ログラムを実行させる機能は割込み（ｉｎ−ｔｅｒｒｕ
ｐ　ｔ）と称され、割込みが受は付けられると、割込み
時のマイクロプロセッサ１１の状態を保持する。例えば
、プログラムカウンタＰＣとプログラムステータスワー
ドＰＳＷをハードウェア的に退避し、その後所定の割込
み処理プログラムに分岐する。この分岐にはハードウェ
アで番地が固定されたものと、外部から番地指定が可能
なものがあり、本実施例では後者であるベクタ割込みを
用いている。このときの処理、すなわち割込み発生から
割込みハンドラに制御が移るまでの処理は第４図のフロ
ーチャートで示される。

割込みが発生すると、まず、Ｐ、で割込みベクタテーブ
ル選択ビット２５の選択ビットが“０”であるか否かを
判別する。該選択ビア）が“０”のときは、Ｐ２で割込
みベクタベースレジスタ２１の内容として、ＲＯＭモニ
タ用割込みベクタベースレジスタ２３を選択する。これ
により、内部メモリ３０ではＲＯＭモニタ用割込みベク
タテーブル３１が選択される。次いで、Ｐ３で選択した
割込みベクタテーブル、すなわちこの場合はＲＯＭモニ
タ用割込みベクタテーブル３１から割込み処理のための
分岐先アドレスをプログラムカウンタＰＣにロードし、
該プログラムカウンタＰＣの指定するアドレスから割込
みプログラムを実行する。このとき、割込みの要因毎に
ＲＯＭモニタ用割込みベクタテーブル３１上に分岐先ア
ドレスが格納されているから、異なる複数の割込み処理
を単独に指定することができる。割込み処理プログラム
の実行が終了、すると、ＣＰＵ１２は割込み前の状態に
復元され、通常プログラムに移る。

一方、上記ステップＰ、で前記選択ビットが“１”のと
きは、Ｐ４で割込みベクタベースレジスタ２１の内容と
してＯＳ割込みベクタベースレジスタ２２を選択する。

これにより、内部メモリ３０ではＯ３用割込みベクタテ
ーブル３２が選択される。

次いで、Ｐ３に進み、ＯＳ用割込みベクタテーブル３２
から割込み処理のための分岐先アドレスをプログラムカ
ウンタＰＣにロードする等して上述の場合と同様に割込
み処理プログラムを実行する。

また、上記割込みのフローではＲＯＭモニタとＯＳの割
込みベクタおよび割込み処理プログラムとを関係づけて
おくことにより、第５図（ａ）に示すようなＲＯＭモニ
タ用割込みベクタテーブル３１に基づく単独のＲＯＭモ
ニタ割込み処理のみならず、同図（ｂ）に示すようにＲ
ＯＭモニタ割込み処理の過程でＯ３用割込みベクタテー
ブル３２への分岐を指示し、ＯＳ割込み処理を実行する
こともできる。同様に、第５図（Ｃ）はＯＳ用割込みベ
クタテーブル３２に基づく単独のＯＳ割込み処理である
が、これに限らず、同図（ｄ）に示すようにＯＳ割込み
処理の過程でＲＯＭモニタ用割込みベクタテーブル３１
への分岐を指示し、ＲＯＭモニタ割込み処理を実行する
こともできる。

このように、本実施例では割込みに対して２重化された
割込みベクタテーブルを用い、また各側込み要因毎に割
込みベクタテーブルの選択と割込み処理の指定が可能で
あるから、割込み処理についても内蔵のソフトウェアに
よるＲＯＭモニタによりＯ３の実行を制御することがで
きる。また、ＩＣＥのような外部的な付加的ハードウェ
ア回路を用いる必要がなく、装置の複雑化やコストアッ
プを招（ことな（、ＯＳの実行制御が可能となる。

なお、割込みベクタの使用方法については、割込み要因
毎に第５図（ａ）〜（ｄ）に示したどのタイプの処理を
するかが設定されるが、各タイプは混在させるようにし
てもよい。

また、上記実施例では各々、の割込みベクタのベースア
ドレスを可変にできる構成としているが１、これに限る
ものではない。例えば、ベクタテーブルのアドレスが固
定でもよい場合にはｒｏＩＶＴＢＲＪ　、　ｒ　Ｉ　Ｖ
ＴＢＲＪ　、　ｒＭＩＶＴＢＲＪ　、ｒＭＳＷ中のＭビ
ット」を全て省略してもよい。

また、内部的にｒｏ　Ｉ　ＶＴＢＲＪ、ｒ　Ｉ　ＶＴＢ
Ｒｊ、ｒＭＩＶＴＢＲＪを持ち、ｒｏ　Ｉ　ＶＴＢＲＪ
とｒＭ　Ｉ　ＶＴＢＲＪを固定値とし、「Ｍビット」は
無（シて、ベクタテーブルアドレスの変更はできないよ
うにすることも可能である。

〔効果〕

本発明によれば、割込み処理についても内蔵のソフトウ
ェアによるＲＯＭモニタによりＯＳの実行制御を行うこ
とができる。また、ＯＳの実行制御に際してＩＣＥのよ
うな外部のハードウェア回路を用いる必要がなく、装置
の複雑化やコストアップを避けることができる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の原理図、第２〜５図は
本発明に係るマイクロプロセッサの一実施例を示す図で
あり、 第２図はその全体構成図、 第３図はその割込みベクタの選択の構成を示す図、 第４図はその割込み処理を示すフローチャート、第５図
（ａ）〜（ｄ）はその割込みベクタの使用方法を示す図
、 第６図は従来の割込みベクタテーブルを示す図である。 １１・・・・・・マイクロプロセッサ、１２・・・・・
・ＣＰＵ。 １３・・・・・・メモリ、 １４・・・・・・入出力装置、 １５・・・・・・インターバルタイマ、２１・・・・・
・割込みベクタベースレジスタ、２２・・・・・・Ｏ３
割込みベクタベースレジスタ、２３・・・・・・ＲＯＭ
−ｔ：ニタ用割込みベクタベースレジスタ ２４・・・・・・マシンステータスワード、２５・・・
・・・割込みベクタテーブル選択ビット （独立した１個のレジスタ） ２６・・・・・・選択スイッチ、 ３０・・・・・・・内部メモリ、 ３１・・・・・・ＲＯＭモニタ用割込みベクタテーブル
、３２・・・・・・ＯＳ用割込みベクタテーブル。 １１、マイクロプロセッサ （ａ） （ｂ） 本発明の原理図 第１図 第 図 従来の割込みへフタテーブルを示す図 第６図

Claims (1)

1. 【特許請求の範囲】 演算回路、制御回路、レジスタ、内部メモリを含み、Ｏ
   ＳあるいはＲＯＭモニタによる命令を解読して、演算、
   制御動作を実行するとともに、割込み要求に応じてＯＳ
   あるいはＲＯＭモニタによる割込み処理が可能なマイク
   ロプロセッサにおいて、 前記内部メモリに、ＯＳ用割込みベクタテーブルおよび
   ＲＯＭモニタ用割込みベクタテーブルを設けるとともに
   、 割込み要求に応じてＯＳ用割込みベクタテーブルあるい
   はＲＯＭモニタ用割込みベクタテーブルを択一的に選択
   する選択手段を設け、 割込み要求があると、選択手段によりＯＳ用割込みベク
   タテーブルあるいはＲＯＭモニタ用割込みベクタテーブ
   ルを選択し、 選択したベクタテーブルから割込みの要因別に所定の割
   込み処理を実行するようにしたことを特徴とするマイク
   ロプロセッサ。