CN111708707A - 嵌入式微处理器的调试方法及嵌入式微处理器 - Google Patents

嵌入式微处理器的调试方法及嵌入式微处理器 Download PDF

Info

Publication number
CN111708707A
CN111708707A CN202010573848.9A CN202010573848A CN111708707A CN 111708707 A CN111708707 A CN 111708707A CN 202010573848 A CN202010573848 A CN 202010573848A CN 111708707 A CN111708707 A CN 111708707A
Authority
CN
China
Prior art keywords
debugging
access
external
area
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010573848.9A
Other languages
English (en)
Inventor
燕雪松
刘亮
张茜歌
侯健潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marketing Service Center Of State Grid Ningxia Electric Power Co ltd Metering Center Of State Grid Ningxia Electric Power Co ltd
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
Marketing Service Center Of State Grid Ningxia Electric Power Co ltd Metering Center Of State Grid Ningxia Electric Power Co ltd
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marketing Service Center Of State Grid Ningxia Electric Power Co ltd Metering Center Of State Grid Ningxia Electric Power Co ltd, State Grid Corp of China SGCC, State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical Marketing Service Center Of State Grid Ningxia Electric Power Co ltd Metering Center Of State Grid Ningxia Electric Power Co ltd
Priority to CN202010573848.9A priority Critical patent/CN111708707A/zh
Publication of CN111708707A publication Critical patent/CN111708707A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/604—Tools and structures for managing or administering access control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供一种嵌入式微处理器的调试方法及嵌入式微处理器，属于微处理器领域。所述方法包括：确定外部调试访问是否具有访问微处理器内某一区域的权限；在确定所述外部调试访问具有访问所述某一区域的权限的情况下，执行所述外部调试访问的调试请求。本发明通过对外部调试访问的区域以及权限进行管理，在调试过程中对访问区域和读写权限进行控制，有效提高硬件调试过程中微处理器内数据和系统的安全性。

Description

嵌入式微处理器的调试方法及嵌入式微处理器
技术领域
本发明涉及微处理器领域，具体地涉及一种嵌入式微处理器的调试方法以及一种嵌入式微处理器。
背景技术
随着微电子技术的发展，嵌入式微处理器逐渐应用到各种电子设备中。为了便于后期厂商对嵌入式微处理器进行调试，嵌入式微处理器一般会设置调试接口或硬件调试模块。硬件调试模块作为上位机与微处理器交互的主要桥梁，将上位机的调试信息发送给微处理器。
目前，大部分微处理器的硬件调试采用JTAG方式来实现，即上位机通过仿真器与微处理器之间采用双线或四线制的方式相连，并依据IEEE1149.7协议发送相应指令，完成对微处理器的读写访问、寄存器修改等操作。对于上位机的调试请求，微处理器内的调试模块将其转换成具体的机器指令并同步时序后直接送至核心的流水线进行执行。现有的这种调试方式虽然方便快捷，但是存在数据泄露的风险。通常，复杂的嵌入式微处理器中的软件系统由不同的厂家分工完成，每个厂家负责完成软件系统的不同的功能。各厂家都希望自己模块内的私有数据能够受到保护，即不会被外部的调试人员进行随意访问和修改，但现有的硬件调试方式可以对微处理器内的数据进行任意读写，可能在调试过程中造成敏感数据的丢失或破坏。
发明内容
本发明的目的是提供一种嵌入式微处理器的调试方法，以提高硬件调试过程中微处理器内数据和系统的安全性。
为了实现上述目的，本发明一方面提供一种嵌入式微处理器的调试方法，所述方法包括：
确定外部调试访问是否具有访问微处理器内某一区域的权限；
在确定所述外部调试访问具有访问所述某一区域的权限的情况下，执行所述外部调试访问的调试请求。
进一步地，所述确定外部调试访问是否具有访问微处理器内某一区域的权限，包括：
对所述外部调试访问的调试请求信息进行地址解析得到所述外部调试访问的目的地址；
对所述外部调试访问的目的地址进行地址校验，判断所述目的地址是否在可访问地址范围内；
若所述目的地址在可访问地址范围内，对所述外部调试访问的调试请求信息进行权限校验，判断所述目的地址所指区域是否允许进行读/写访问，并根据判断结果确定所述外部调试访问是否具有访问微处理器内某一区域的权限；
若所述外部调试访问的目的地址不在可访问地址范围内，拒绝所述外部调试访问并产生地址警告信号。
进一步地，所述判断所述目的地址所指区域是否允许进行读/写访问，并根据判断结果确定所述外部调试访问是否具有访问微处理器内某一区域的权限，包括：
若所述目的地址所指区域允许进行读/写访问，则确定所述外部调试访问具有访问所述目的地址所指区域的权限；
若所述目的地址所指区域不允许进行读/写访问，拒绝所述外部调试访问并产生读/写违例警告信号。
进一步地，所述方法还包括：
对微处理器内各个区域的访问权限进行配置，预先设置可访问地址范围以及各个区域的读写权限。
进一步地，所述执行所述外部调试访问的调试请求，包括：
若所述外部调试访问包括单步调试或断点调试的停止状态请求，则在执行所述停止状态请求之前判断当前执行调试的区域是否处于预设敏感区域范围内；若当前执行调试的区域处于预设敏感区域范围内，则产生禁止停止信号。
进一步地，所述在执行所述停止状态请求之前判断当前执行调试的区域是否处于预设敏感区域范围内，包括：
根据当前PC寄存器值判断当前执行调试的区域是否处于预设敏感区域范围内。
本发明提供的方法通过对外部调试访问的区域以及权限进行管理，在调试过程中对访问区域和读写权限进行控制，只有当访问的目的地址处于预设的可访问范围内且有相应的读写权限时才执行外部调试访问，有效提高硬件调试过程中微处理器内数据和系统的安全性。而且，在执行外部调试访问过程中，针对单步调试或断点调试的停止状态请求进行管控，当其执行区域处于预设的敏感程序/数据区域内时，产生禁止halt信号，从而阻止单步或者断点操作的执行。本方法在微处理器内部禁止halt，而从微处理器外部是无法破解禁止halt信号的，实现了对敏感程序和核心数据的有效保护。
本发明另一方面提供一种嵌入式微处理器，包括：
访问权限管理模块，用于确定外部调试访问是否具有访问微处理器内某一区域的权限；
调试执行模块，用于在确定所述外部调试访问具有访问所述某一区域的权限的情况下执行所述外部调试访问的调试请求。
进一步地，所述访问权限管理模块包括：
地址解析单元，用于对所述外部调试访问的调试请求信息进行地址解析得到所述外部调试访问的目的地址；
地址校验单元，用于对所述外部调试访问的目的地址进行地址校验，判断所述目的地址是否在可访问地址范围内，在判断所述目的地址不在可访问地址范围内时，拒绝所述外部调试访问并产生地址警告信号；
权限校验单元，用于在所述地址校验单元判断所述目的地址在可访问地址范围内时，对所述外部调试访问的调试请求信息进行权限校验，判断所述目的地址所指区域是否允许进行读/写访问，并根据判断结果确定所述外部调试访问是否具有访问微处理器内某一区域的权限。
进一步地，所述权限校验单元用于在判断所述目的地址所指区域允许进行读/写访问时，确定所述外部调试访问具有访问所述目的地址所指区域的权限；在判断所述目的地址所指区域不允许进行读/写访问时，拒绝所述外部调试访问并产生读/写违例警告信号。
进一步地，所述访问权限管理模块还包括：
寄存器配置单元，用于对微处理器内各个区域的访问权限进行配置，预先设置可访问地址范围以及各个区域的读写权限。
进一步地，还包括：
安全调试模块，用于在所述外部调试访问包括单步调试或断点调试的停止状态请求的情况下，在执行所述停止状态请求之前判断所述调试执行模块当前执行调试的区域是否处于预设敏感区域范围内；若当前执行调试的区域处于预设敏感区域范围内，则产生禁止停止信号。
进一步地，所述在执行所述停止状态请求之前判断所述调试执行模块当前执行调试的区域是否处于预设敏感区域范围内，包括：
根据当前PC寄存器值判断当前执行调试的区域是否处于预设敏感区域范围内。
进一步地，所述安全调试模块还用于将其产生的禁止停止信号反馈至所述调试执行模块以及所述外部调试访问的源地址。
本发明提供的微处理器通过访问权限管理模块对外部调试访问的区域以及权限进行管理，在调试过程中对访问区域和读写权限进行控制，只有当访问的目的地址处于预设的可访问范围内且有相应的读写权限时才执行外部调试访问，有效提高硬件调试过程中微处理器内数据和系统的安全性。
此外，本发明提供的微处理器在执行外部调试访问过程中，通过安全调试模块针对单步调试或断点调试的停止状态请求进行管控，当其执行区域处于预设的敏感程序/数据区域内时，产生禁止halt信号，从而阻止单步或者断点操作的执行。现有技术中通常采用优化仿真器来实现对微处理器halt进入的控制，即采用特定的仿真器控制上位机发送的指令，当微处理器执行到敏感程序时仿真器会产生禁止调试信号，上位机在禁止调试信号时效内的单步和断点操作均无效。但是，现有的这种禁止调试方式依赖于仿真器，如果更换了仿真器，就无法阻止数据泄露的风险。本发明的微处理器通过安全调试模块在微处理器内部禁止halt，而从微处理器外部(上位机)是无法破解禁止halt信号的，实现了对敏感程序和核心数据的有效保护。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明一种实施方式提供的嵌入式微处理器的调试方法的流程图；
图2是本发明一种实施方式提供的确定外部调试访问权限的流程图；
图3是本发明一种实施方式提供的嵌入式微处理器的结构框图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图1是本发明一种实施方式提供的嵌入式微处理器的调试方法的流程图。如图1所示，本发明实施方式提供一种嵌入式微处理器的调试方法，所述方法包括以下步骤：
S1)确定外部调试访问是否具有访问微处理器内某一区域的权限。
图2是本发明一种实施方式提供的确定外部调试访问权限的流程图。如如2所示，步骤S1)包括如下子步骤：
S11)对所述外部调试访问的调试请求信息进行地址解析得到所述外部调试访问的目的地址。
S12)对所述外部调试访问的目的地址进行地址校验，判断所述目的地址是否在可访问地址范围内。
在判断所述外部调试访问的目的地址不在可访问地址范围内时，拒绝所述外部调试访问并产生地址警告信号。
S13)若所述目的地址在可访问地址范围内，对所述外部调试访问的调试请求信息进行权限校验，判断所述目的地址所指区域是否允许进行读/写访问，并根据判断结果确定所述外部调试访问是否具有访问微处理器内某一区域的权限。
若所述目的地址所指区域允许进行读/写访问，则确定所述外部调试访问具有访问所述目的地址所指区域的权限；若所述目的地址所指区域不允许进行读/写访问，拒绝所述外部调试访问并产生读/写违例警告信号。
S2)在确定所述外部调试访问具有访问所述某一区域的权限的情况下，执行所述外部调试访问的调试请求。
在确定外部调试访问具有访问目的地址所指区域的权限之后，将调试请求信息转换为调试指令，将调试指令进行时序同步后送至Pipeline流水线中。
通常，外部调试访问的调试请求包括读写寄存器请求、程序停止请求以及单步调试、断点插入等请求。单步是指微处理器每执行一条指令就会自动进入halt(停止)状态。断点是指在微处理器执行的PC寄存器执行到特定的位置时微处理器进入halt状态。在微处理器进入halt状态后，调试人员可以观测到微处理器内的核心数据。单步和断点操作的特殊性导致在外部调试过程中，微处理器在执行任意程序时均可以被打断并进行数据的观测，尤其当微处理器在执行核心算法程序或寄存器临时存有敏感数据时。因此，控制微处理器能否在当前条件下进入halt状态，是防止关键信息泄露的有力措施。
本实施方式中，在执行外部调试访问的调试请求时，若外部调试访问包括单步调试或断点调试的停止状态请求，则在执行所述停止状态请求之前判断当前执行调试的区域是否处于预设敏感区域范围内。具体为，根据当前PC寄存器值(即指令地址)判断当前执行调试的区域是否处于预设敏感区域范围内。若当前执行调试的区域处于预设敏感区域范围内，则产生禁止停止信号，即使在单步和断点的停止状态请求下微处理器也不会进入halt状态，此时调试人员无法观测到任何核心关键的信息，从根源上阻止核心数据泄露，提升微处理器内整体数据的安全性。若当前执行调试的区域未处于预设敏感区域范围内，则执行所述停止状态请求，微处理器也进入halt状态。
本实施方式提供的嵌入式微处理器的调试方法，还包括以下步骤：
对微处理器内各个区域的访问权限进行配置，预先设置可访问地址范围以及各个区域的读写权限；获取核心算法程序所在的区域和存有敏感数据的寄存器地址，预先设置敏感区域范围。例如，在步骤S1)之前根据微处理器内各个区域的软件程序的安全等级或敏感程度设置各个区域的访问权限，统计允许外部调试访问的区域的地址，得到可访问地址范围。
本发明实施方式通过对外部调试访问的区域以及权限进行管理，在调试过程中对访问区域和读写权限进行控制，只有当访问的目的地址处于预设的可访问范围内且有相应的读写权限时才执行外部调试访问，有效提高硬件调试过程中微处理器内数据和系统的安全性。而且，在执行外部调试访问过程中，针对单步调试或断点调试的停止状态请求进行管控，当其执行区域处于预设的敏感程序/数据区域内时，产生禁止halt信号，从而阻止单步或者断点操作的执行。本发明实施方式在微处理器内部禁止halt，而从微处理器外部是无法破解禁止halt信号的，实现了对敏感程序和核心数据的有效保护。
图3是本发明一种实施方式提供的嵌入式微处理器的结构框图。如图3所示，本发明实施方式提供一种嵌入式微处理器，包括访问权限管理模块和调试执行模块。所述访问权限管理模块用于确定外部调试访问是否具有访问微处理器内某一区域的权限。所述调试执行模块用于在确定所述外部调试访问具有访问所述某一区域的权限的情况下执行所述外部调试访问的调试请求。上位机通过串口或USB口直接与仿真器相连，将外部调试指令或数据送至仿真器中。仿真器与微处理器之间采用JTAG接口相连，仿真器将上位机的指令或数据转换为JTAG协议所规定的数据格式送至微处理器中。微处理器通过访问权限管理模块确定外部调试访问的权限后，通过调试执行模块将外部调试指令或数据转换为具体的机器指令送至内部的Pipeline流水线，从而执行上位机的调试请求。
所述访问权限管理模块包括地址解析单元、地址校验单元、权限校验单元以及寄存器配置单元。所述地址解析单元用于对所述外部调试访问的调试请求信息进行地址解析得到所述外部调试访问的目的地址。所述地址校验单元用于对所述外部调试访问的目的地址进行地址校验，判断所述目的地址是否在可访问地址范围内，在判断所述外部调试访问的目的地址不在可访问地址范围内时产生地址警告信号。所述权限校验单元用于在所述地址校验单元判断所述目的地址在可访问地址范围内时，对所述外部调试访问的调试请求信息进行权限校验，判断所述目的地址所指区域是否允许进行读/写访问，并根据判断结果确定所述外部调试访问是否具有访问微处理器内某一区域的权限。所述权限校验单元用于在判断所述目的地址所指区域允许进行读/写访问时，确定所述外部调试访问具有访问所述目的地址所指区域的权限；在判断所述目的地址所指区域不允许进行读/写访问时，拒绝所述外部调试访问并产生读/写违例警告信号。即在所述地址校验单元判断所述外部调试访问的目的地址在可访问地址范围内，且所述权限校验单元判断所述目的地址所指区域允许进行读/写访问时，确定所述外部调试访问具有访问所述目的地址所指区域的权限。所述寄存器配置单元用于对微处理器内各个区域的访问权限进行配置，预先设置可访问地址范围以及各个区域的读写权限。例如，在地址校验之前根据微处理器内各个区域的软件程序的安全等级或敏感程度设置各个区域的访问权限，统计允许外部调试访问的区域的地址，得到可访问地址范围。
所述访问权限管理模块在确定外部调试访问具有访问目的地址所指区域的权限之后，所述调试执行模块将调试请求信息转换为调试指令，将调试指令进行时序同步后传送至Pipeline流水线中。
通常，外部调试访问的调试请求包括读写寄存器请求、程序停止请求以及单步调试、断点插入等请求。单步是指微处理器每执行一条指令就会自动进入halt状态。断点是指在微处理器执行的PC寄存器执行到特定的位置时微处理器进入halt状态。在微处理器进入halt状态后，调试人员可以观测到微处理器内的核心数据。单步和断点操作的特殊性导致在外部调试过程中，微处理器在执行任意程序时均可以被打断并进行数据的观测，尤其当微处理器在执行核心算法程序或寄存器临时存有敏感数据时。因此，控制微处理器能否在当前条件下进入halt状态，是防止关键信息泄露的有力措施。
本实施方式提供的嵌入式微处理器还包括安全调试模块。所述安全调试模块用于在所述外部调试访问包括单步调试或断点调试的停止状态请求的情况下，在执行所述停止状态请求之前判断所述调试执行模块当前执行调试的区域是否处于预设敏感区域范围内，根据判断结果产生禁止停止信号。具体为，根据当前PC寄存器值(即指令地址)判断当前执行调试的区域是否处于预设敏感区域范围内。若当前执行调试的区域处于预设敏感区域范围内，则产生禁止停止信号，即使在单步和断点的停止状态请求下微处理器也不会进入halt状态，此时调试人员无法观测到核心关键的信息，从根源上阻止核心数据泄露，提升微处理器内整体数据的安全性。若当前执行调试的区域未处于预设敏感区域范围内，则执行所述停止状态请求，微处理器进入halt状态。
本发明实施方式通过访问权限管理模块对外部调试访问的区域以及权限进行管理，在调试过程中对访问区域和读写权限进行控制，只有当访问的目的地址处于预设的可访问范围内且有相应的读写权限时才执行外部调试访问，有效提高硬件调试过程中微处理器内数据和系统的安全性。
本实施方式提供的微处理器在执行外部调试访问过程中，通过安全调试模块针对单步调试或断点调试的停止状态请求进行管控，当其执行区域处于预设的敏感程序/数据区域内时，产生禁止halt信号，从而阻止单步或者断点操作的执行。现有技术中通常采用优化仿真器来实现对微处理器halt进入的控制，即采用特定的仿真器控制上位机发送的指令，当微处理器执行到敏感程序时仿真器会产生禁止调试信号，上位机在禁止调试信号时效内的单步和断点操作均无效。但是，现有的这种禁止调试方式依赖于仿真器，如果更换了仿真器，就无法阻止数据泄露的风险。本发明的微处理器通过安全调试模块在微处理器内部禁止halt，而从微处理器外部(上位机)是无法破解禁止halt信号的，实现了对敏感程序和核心数据的有效保护。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。

Claims (13)

1.一种嵌入式微处理器的调试方法，其特征在于，所述方法包括：
确定外部调试访问是否具有访问微处理器内某一区域的权限；
在确定所述外部调试访问具有访问所述某一区域的权限的情况下，执行所述外部调试访问的调试请求。
2.根据权利要求1所述的嵌入式微处理器的调试方法，其特征在于，所述确定外部调试访问是否具有访问微处理器内某一区域的权限，包括：
对所述外部调试访问的调试请求信息进行地址解析得到所述外部调试访问的目的地址；
对所述外部调试访问的目的地址进行地址校验，判断所述目的地址是否在可访问地址范围内；
若所述目的地址在可访问地址范围内，对所述外部调试访问的调试请求信息进行权限校验，判断所述目的地址所指区域是否允许进行读/写访问，并根据判断结果确定所述外部调试访问是否具有访问微处理器内某一区域的权限；
若所述外部调试访问的目的地址不在可访问地址范围内，拒绝所述外部调试访问并产生地址警告信号。
3.根据权利要求2所述的嵌入式微处理器的调试方法，其特征在于，所述判断所述目的地址所指区域是否允许进行读/写访问，并根据判断结果确定所述外部调试访问是否具有访问微处理器内某一区域的权限，包括：
若所述目的地址所指区域允许进行读/写访问，则确定所述外部调试访问具有访问所述目的地址所指区域的权限；
若所述目的地址所指区域不允许进行读/写访问，拒绝所述外部调试访问并产生读/写违例警告信号。
4.根据权利要求2所述的嵌入式微处理器的调试方法，其特征在于，所述方法还包括：
对微处理器内各个区域的访问权限进行配置，预先设置可访问地址范围以及各个区域的读写权限。
5.根据权利要求1所述的嵌入式微处理器的调试方法，其特征在于，所述执行所述外部调试访问的调试请求，包括：
若所述外部调试访问包括单步调试或断点调试的停止状态请求，则在执行所述停止状态请求之前判断当前执行调试的区域是否处于预设敏感区域范围内；
若当前执行调试的区域处于预设敏感区域范围内，则产生禁止停止信号。
6.根据权利要求5所述的嵌入式微处理器的调试方法，其特征在于，所述在执行所述停止状态请求之前判断当前执行调试的区域是否处于预设敏感区域范围内，包括：
根据当前PC寄存器值判断当前执行调试的区域是否处于预设敏感区域范围内。
7.一种嵌入式微处理器，其特征在于，包括：
访问权限管理模块，用于确定外部调试访问是否具有访问微处理器内某一区域的权限；
调试执行模块，用于在确定所述外部调试访问具有访问所述某一区域的权限的情况下执行所述外部调试访问的调试请求。
8.根据权利要求7所述的嵌入式微处理器，其特征在于，所述访问权限管理模块包括：
地址解析单元，用于对所述外部调试访问的调试请求信息进行地址解析得到所述外部调试访问的目的地址；
地址校验单元，用于对所述外部调试访问的目的地址进行地址校验，判断所述目的地址是否在可访问地址范围内，在判断所述目的地址不在可访问地址范围内时，拒绝所述外部调试访问并产生地址警告信号；
权限校验单元，用于在所述地址校验单元判断所述目的地址在可访问地址范围内时，对所述外部调试访问的调试请求信息进行权限校验，判断所述目的地址所指区域是否允许进行读/写访问，并根据判断结果确定所述外部调试访问是否具有访问微处理器内某一区域的权限。
9.根据权利要求8所述的嵌入式微处理器，其特征在于，
所述权限校验单元用于在判断所述目的地址所指区域允许进行读/写访问时，确定所述外部调试访问具有访问所述目的地址所指区域的权限；在判断所述目的地址所指区域不允许进行读/写访问时，拒绝所述外部调试访问并产生读/写违例警告信号。
10.根据权利要求8所述的嵌入式微处理器，其特征在于，所述访问权限管理模块还包括：
寄存器配置单元，用于对微处理器内各个区域的访问权限进行配置，预先设置可访问地址范围以及各个区域的读写权限。
11.根据权利要求7所述的嵌入式微处理器，其特征在于，还包括：
安全调试模块，用于在所述外部调试访问包括单步调试或断点调试的停止状态请求的情况下，在执行所述停止状态请求之前判断所述调试执行模块当前执行调试的区域是否处于预设敏感区域范围内；若当前执行调试的区域处于预设敏感区域范围内，则产生禁止停止信号。
12.根据权利要求11所述的嵌入式微处理器，其特征在于，所述在执行所述停止状态请求之前判断所述调试执行模块当前执行调试的区域是否处于预设敏感区域范围内，包括：
根据当前PC寄存器值判断当前执行调试的区域是否处于预设敏感区域范围内。
13.根据权利要求11所述的嵌入式微处理器，其特征在于，所述安全调试模块还用于将其产生的禁止停止信号反馈至所述调试执行模块以及所述外部调试访问的源地址。
CN202010573848.9A 2020-06-22 2020-06-22 嵌入式微处理器的调试方法及嵌入式微处理器 Pending CN111708707A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010573848.9A CN111708707A (zh) 2020-06-22 2020-06-22 嵌入式微处理器的调试方法及嵌入式微处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010573848.9A CN111708707A (zh) 2020-06-22 2020-06-22 嵌入式微处理器的调试方法及嵌入式微处理器

Publications (1)

Publication Number Publication Date
CN111708707A true CN111708707A (zh) 2020-09-25

Family

ID=72541338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010573848.9A Pending CN111708707A (zh) 2020-06-22 2020-06-22 嵌入式微处理器的调试方法及嵌入式微处理器

Country Status (1)

Country Link
CN (1) CN111708707A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112947861A (zh) * 2021-03-09 2021-06-11 成都盛芯微科技有限公司 存储设备的数据读取方法及电子设备系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924382A (en) * 1987-10-05 1990-05-08 Nec Corporation Debugging microprocessor capable of switching between emulation and monitor without accessing stack area
CN1489729A (zh) * 2000-12-15 2004-04-14 英特尔公司 单步处理
CN110489206A (zh) * 2019-07-05 2019-11-22 北京中电华大电子设计有限责任公司 一种具有禁止程序调试功能的仿真器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924382A (en) * 1987-10-05 1990-05-08 Nec Corporation Debugging microprocessor capable of switching between emulation and monitor without accessing stack area
CN1489729A (zh) * 2000-12-15 2004-04-14 英特尔公司 单步处理
CN110489206A (zh) * 2019-07-05 2019-11-22 北京中电华大电子设计有限责任公司 一种具有禁止程序调试功能的仿真器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112947861A (zh) * 2021-03-09 2021-06-11 成都盛芯微科技有限公司 存储设备的数据读取方法及电子设备系统

Similar Documents

Publication Publication Date Title
EP3287800A1 (en) Jtag debug apparatus and jtag debug method
US20090307783A1 (en) Data processing device, method, program, integrated circuit, and program generating device
JP4260984B2 (ja) 情報処理装置および情報処理方法
CN101978377B (zh) 用于控制受保护操作模式期间的系统访问的方法和装置
US20060282734A1 (en) Test access control for secure integrated circuits
JPS6046744B2 (ja) コンピュ−タ・オペレ−テングシステムの機密保護装置
US6769065B2 (en) Access authorization device for controlling access requested by an OCDS module
US9652348B2 (en) Debugging in a data processing apparatus
JP2008146479A (ja) ソフトウェア部品、ソフトウェア部品管理方法、及びソフトウェア部品管理システム
KR20100070027A (ko) 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법
CN107145781A (zh) 一种对应用程序进行安全检测的方法及装置
KR19990077982A (ko) 집적회로
CN111708707A (zh) 嵌入式微处理器的调试方法及嵌入式微处理器
CN110457892B (zh) 一种嵌入式系统权限管理方法及系统
CN111026683A (zh) 访问存储器的方法
CN111708709A (zh) 嵌入式微处理器的安全调试方法及嵌入式微处理器
US20080028263A1 (en) Apparatus and method for protection of JTAG scan chains in a microprocessor
KR20140061470A (ko) 안전한 키 자가―생성
JP2002538532A (ja) Ｉｃカードのアプリケーションに対するアクセス保護装置
US11609268B2 (en) Debug system providing debug protection
US20230050729A1 (en) Resource access security for multiple software contexts
TW202034342A (zh) 半導體裝置與資料保護方法
CN117972749A (zh) 一种权限确定方法、装置、设备及可读存储介质
CN115801421A (zh) 一种文件识别方法及装置
CN117873800A (zh) 针对服务器部件的安全检测方法、装置、服务器及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200925