KR20100070027A - 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법 - Google Patents

제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법 Download PDF

Info

Publication number
KR20100070027A
KR20100070027A KR1020080128616A KR20080128616A KR20100070027A KR 20100070027 A KR20100070027 A KR 20100070027A KR 1020080128616 A KR1020080128616 A KR 1020080128616A KR 20080128616 A KR20080128616 A KR 20080128616A KR 20100070027 A KR20100070027 A KR 20100070027A
Authority
KR
South Korea
Prior art keywords
tag
internal
internal devices
circuit
authentication function
Prior art date
Application number
KR1020080128616A
Other languages
English (en)
Inventor
염윤호
노미정
최홍묵
펑싱광
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080128616A priority Critical patent/KR20100070027A/ko
Priority to US12/653,082 priority patent/US8056142B2/en
Publication of KR20100070027A publication Critical patent/KR20100070027A/ko
Priority to US13/291,324 priority patent/US20120060067A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318588—Security aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566—Comparators; Diagnosing the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 제이태그 장치와의 일정한 프로토콜을 통해 상기 제이태그 장치의 액세스 여부를 결정하는 제이태그 액세스 회로를 구비하는 제이태그 인증기능을 구비하는 장치 및 제이태그 인증방법에 대해 개시(disclose)한다. 상기 장치는 제이태그 장치와의 일정한 프로토콜을 통해 상기 제이태그 장치의 액세스 여부를 결정하는 제이태그 액세스 회로를 구비하고, 상기 제이태그 액세스 회로는 상기 제이태그 장치의 액세스 여부에 따라 내부 버스라인 및 내부 장치들을 불활성화 시키거나, 상기 내부 버스라인 및 상기 내부 장치들 중 적어도 하나를 활성화 시킨다.
JTAG, 디버그, 제이태그 컨트롤러,

Description

제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법{Apparatus including function of authenticating Joint Test Action Group and the authenticating method}
본 발명은 연결되는 제이태그 장치의 액세스 여부를 결정하는 기능을 포함하는 장치에 관한 것으로, 특히 제이태그 장치를 인증하기 위해 기존에 내장된 제이태그 제어장치의 수정 없이 추가하는 제이태그 액세스 회로로 인증기능을 수행할 수 있도록 하는 제이태그 인증기능을 구비하는 장치 및 상기 장치에서 수행하는 제이태그 인증방법에 관한 것이다.
제이태그(Joint Test Action Group, JTAG)는 임베디드(embeded) 시스템 개발 시 디버그(Debug)하기 위한 장비이다. 제이태그 장치는 디버그의 대상이 되는 장치에 설치된 테스트 액세스 포트(Test Access Port, TAP)를 통하여, 상기 장치 내부의 메모리에 저장된 정보 또는 기능블록들의 입출력 정보 및 상태를 확인하는 용도로 사용된다. 상기와 같이 유용한 기능을 수행하는 제이태그 장치는 이를 악의적으로 이용하는 경우 내부의 중요한 데이터들이 외부로 유출될 수 있다는 단점이 있다.
이러한 단점을 극복하기 위하여 TAP 컨트롤러(TAP controller)를 수정하는 경우 많은 문제점이 있다. ARM과 같은 코어를 도입하여 사용하는 장치의 경우, 장치를 설계하는 설계자가 코어의 내부회로를 수정할 경우 회로의 수정에 많은 위험이 따르게 된다. 도입된 코어를 수정할 권한이 없을 때에는 수정 자체가 불가능하다.
따라서 종래의 회로를 수정하지 않은 상태로 그대로 두면서 새로운 인증회로를 추가하는 것이 요구된다.
본 발명이 해결하고자 하는 기술적과제는, 종래의 회로를 수정하지 않고 제이태그 장치와의 일정한 프로토콜을 통해 상기 제이태그 장치의 액세스 여부를 결정하는 제이태그 액세스 회로를 구비하는 제이태그 인증기능을 구비하는 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적과제는, 제이태그 장치와의 일정한 프로토콜을 통해 상기 제이태그 장치의 액세스 여부를 결정하는 제이태그 인증방법을 제공하는데 있다.
상기 기술적과제를 이루기 위한 본 발명에 따른 제이태그 인증기능을 구비하는 장치는, 제이태그 장치와의 일정한 프로토콜을 통해 상기 제이태그 장치의 액세스 여부를 결정하는 제이태그 액세스 회로를 구비하고, 상기 제이태그 액세스 회로 는 상기 제이태그 장치의 액세스 여부에 따라 내부 버스라인 및 내부 장치들을 불활성화 시키거나, 상기 내부 버스라인 및 상기 내부 장치들 중 적어도 하나를 활성화 시킨다.
상기 다른 기술적과제를 이루기 위한 본 발명에 따른 제이태그 인증방법은, 제이태그 장치가 제이태그 인증기능을 구비하는 장치에 연결되었는가를 판단하는 인터페이스 판단단계; 상기 제이태그 장치가 상기 장치에 연결된 경우 상기 장치의 내부 버스라인 및 내부 장치들 중 적어도 하나는 불활성화 시키는 단계; 상기 제이태그 장치로부터 인가되는 상기 제이태그 인식데이터를 비교기준데이터와 비교하는 단계; 및 상기 제이태그 인식데이터와 비교기준데이터가 동일할 경우상기 내부 버스라인 및 상기 내부 장치들 중 적어도 하나를 활성화시키는 단계를 구비한다.
본 발명은 제이태그 인증을 위해 TAP 컨트롤러를 전혀 수정할 수 없는 경우 또는 TAP 컨트롤러를 수정할 때 발생하는 많은 위험을 최소한으로 할 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 제이태그가 사용되는 구성을 나타낸다.
도 1을 참조하면, 제이태그 장치(120)는 디버그 장비(110)에서 생성된 일정한 명령을 임베디드 장치(103)에 전달하고, 상기 명령에 따라 장치(130)로부터 출력되는 장치(130)의 내부 정보를 디버그 장비(110)로 전달하는 기능을 수행한다. 디버그 장비(110)로는 전용테스트장비가 사용될 수도 있고 개인용 컴퓨터가 사용될 수도 있다. 임베디드 장치(103)는 일반적으로 연산처리블록, 메모리 블록 및 일정한 기능을 수행하는 기능블록을 전부 또는 일부 구비하는 장치를 의미한다.
도 2는 본 발명에 따른 제이태그 인증기능을 구비하는 장치의 일실시예이다.
도 2를 참조하면, 제이태그 인증기능을 구비하는 장치(130)는, 제이태그 액세스 회로(210), JTAG 컨트롤러(220), CPU(230), 메모리 컨트롤러(240), 기능블록(250) 및 메모리 블록(260)을 구비한다. 여기서, 제이태그 액세스 회로(210)를 제외한 나머지 블록들(220~260)은 임베디드 장치에 일반적으로 사용되고 있으므로, 기능 및 동작 특성에 대해서 자세하게 설명하지는 않는다.
본 발명의 핵심 아이디어가 포함된 제이태그 액세스 회로(210)는 제이태그 장치(120)와의 일정한 프로토콜을 통해 제이태그 장치(120)의 액세스 여부를 결정한다.
먼저 기능만을 자세하게 설명하면, 제이태그 액세스 회로(210)는,
제이태그 장치(120)가 장치(130)에 연결되었는지의 여부를 검출하고, 제이태그 장치(120)가 장치(130)에 연결된 것을 감지한 경우에는 장치(130)의 내부 버스 라인 및 내부 장치들(250, 260)을 불활성화 시키고, 제이태그 장치(120)로부터 인가되는 제이태그 인식데이터와 비교기준데이터(P_ref)의 일치 여부를 판단하여 일치하는 경우에는 불활성화 된 내부 버스라인 및 내부 장치들(250, 260) 중 적어도 하나를 활성화 시킨다.
여기서 제이태그 인식데이터는 장치(130)와 디버그 장비(110)를 인터페이스 하고자 하는 제이태그 장치(120)의 ID(Identity)와 같은 것으로, 제이태그 장치(120)로부터 출력되어 직접 장치(130)로 전달될 수도 있고, 디버그 장비(110)로부터 출력되어 제이태그 장치(120)를 경유하여 장치(130)에 전달되는 것도 가능하다. 비교기준데이터(P_ref)는 장치(130)가 접근을 인정하는 제이태그 장치(120)에 대한 정보를 의미한다. 제이태그 인식데이터와 비교기준데이터가 일치하는 경우에만 해당 제이태그 장치(120)를 장치(130)가 접근을 인정함으로써 제이태그 장치(120)의 불법적인 사용을 미리 방지할 수 있다.
상술한 기능을 수행하기 위하여 제이태그 액세스 회로(210)는, 제이태그 검출기(211), 제이태그 보안회로(212) 및 저장매체(213)를 구비한다.
제이태그 검출기(211)는 제이태그 장치(120)가 연결되는 경우 활성화되는 인터페이스 검출신호(J_det)를 생성한다.
제이태그 보안회로(212)는 인터페이스 검출신호(J_det)에 응답하여 내부 버스라인 및 상기 내부 장치들(250, 260) 중 적어도 하나를 불활성화 시키고, 제이태그의 인식데이터를 비교기준데이터(P_ref)와 비교하여 내부 버스라인 및 내부 장치들 중 적어도 하나를 활성화시키는 것을 결정한다.
저장매체(213)는 비교기준데이터(P_ref)를 저장한다.
도면에는 도시되지 않았지만, 제이태그 인식데이터는, 제이태그 제어장치(220) 및 CPU(230)를 경유하여 제이태그 보안회로(212)에 인가된다. 이 때 데이터는 버스를 통해 전달되는 것이 바람직하다.
내부 장치들은 메모리블록(260) 및 기능회로(250)를 의미한다. 내부 장치로서 도면에는 기능회로(250) 및 메모리블록(260)이 동시에 도시되어 있지만 이들 중 하나만 존재하는 장치도 가능하다. 또한 기능회로(250)에는 복수 개의 기능블록(251, 252)이 도시되어 있고, 메모리블록(260)에는 ROM(261), SRAM(262) 및 DRAM(263)이 도시되어 있지만 이 중 하나 만을 포함하는 경우도 가능하다.
따라서 제이태그 액세스 회로(210)는 적어도 메모리블록(260) 전체 또는 일부만을 활성화시키거나, 기능회로(250) 전체 또는 일부만을 활성화시키는 것이 가능할 뿐만 아니라, 메모리블록(260) 및 기능회로(250) 전체 또는 일부만을 활성화시키는 것도 가능하다.
도 3은 본 발명에 따른 제이태그 인증방법을 나타내는 신호흐름도이다.
도 3을 참조하면, 제이태그 인증방법은, 인터페이스 판단단계(310), 불활성 시키는 단계(320), 제이태그 인식데이터를 수신하는 단계(330), 비교하는 단계(340) 및 활성화시키는 단계(350)를 구비한다.
인터페이스 판단단계(310)는 제이태그 장치(120)가 제이태그 인증기능을 구비하는 장치(130)에 연결되었는가를 판단한다. 불활성화 시키는 단계(320)는 제이태그 장치(120)가 장치(130)에 연결된 경우(yes) 장치(130)의 내부 버스라인 및 내 부 장치들 중 적어도 하나를 불활성상태가 되도록 한다. 제이태그 인식데이터를 수신하는 단계(330)는 제이태그 장치 또는 디버그 장비로부터 제이태그 인식데이터를 수신한다. 비교하는 단계(340)는 제이태그 인식데이터를 비교기준데이터(P_ref)와 비교한다. 활성화시키는 단계(350)는 제이태그 인식데이터와 비교기준데이터(P_ref)가 동일할 경우(yes) 내부 버스라인 및 내부 장치들 중 적어도 하나를 활성화시킨다.
여기서 제이태그 인식데이터를 비교기준데이터(P_ref)와 비교한 결과 동일하지 않다고 판단되는 경우(No), 인터페이스 판단단계(310) 또는 상기 제이태그 인식데이터를 수신하는 단계(330)를 수행하도록 한다.
수신된 제이태그 인식데이터를 그대로 비교기준데이터(P_ref)와 비교하는 경우도 가능하지만, 제이태그 인식데이터를 일정한 기준으로 가공한 후 비교기준데이터(P_ref)와 비교하게 하는 것도 가능하다.
이하에서는 도 2 및 도 3을 참조하여 본원발명에 따른 제이태그 인증기능을 구비하는 장치의 동작 및 장치에서 수행하는 인증방법에 대해 설명한다.
JTAG 장치(120)가 전기적으로 연결되지 않는 경우 인터페이스 검출신호(J_det)는 불활성상태를 유지하며, 임베디드 장치(130)는 장치의 고유 기능을 수행한다.
JTAG 장치(120)가 임베디드 장치(130)에 전기적으로 연결되면 제이태그 검출기(211)는 인터페이스 검출신호(J_det)를 활성화시킨다. 제이태그 보안회로(212)는 활성화된 인터페이스 검출신호(J_det)에 응답하여 내부 버스라인들 및 내부 장치 들(250, 260)을 불활성 상태로 만든다. 실시 예에 따라서는 버스라인만 또는 내부 장치들만 불활성 상태가 되도록 할 수도 있지만, 버스라인 및 내부 장치 전체를 불활성 상태가 되도록 하는 것도 가능하다. 이는 디버그 되는 임베디스 장치(130)에 따라서 결정될 문제이다. 접속된 제이태그 장치(120)의 인증이 완료되어 접속을 허용할 때 까지는 버스라인 및 내부 장치들을 불활성 상태로 두어 제이태그 장치를 불법적으로 사용하는 경우에 대비한다.
이어서 제이태그 보안회로(212)는 디버그 장비(110) 또는 제이태그 장치(120)로부터 출력되는 제이태그 인식데이터를 수신한다. 임베디드 장치(130)의 구성에 따라 다르게 될 수도 있지만, 제이태그 인식데이터는 종래에 사용 중인 제이태그 컨트롤러(220) 및 CPU(230)을 경유하여 제이태그 보안회로(212)로 전달된다.
제이태그 보안회로(212)는 제이태그 인식데이터를 비교기준데이터(P_ref)와 비교하여 동일할 경우에는 불활성상태인 버스라인 및 내부 장치를 활성상태로 상태를 변경시키지만, 동일하지 않은 경우에는 불활성상태를 그대로 유지한다. 이 때 활성상태로 변하게 되는 것은 버스라인 전체 내부 장치 전체가 되는 것도 가능하지만, 디버그 장비(110)로부터 전달되는 데이터에 따라 또는 제이태그 장치에 부여된 보안레벨(security level)에 따라 일부만을 활성화상태로 변환시키는 것도 가능하며 이를 순차적으로 상태 변환시키는 것도 물론 가능하다.
도 2에는 내부 장치들 중 기능블록들(251, 252)은 제이태그 보안회로(212)가 직접 상태의 변경을 지시하는 방식으로 구현되고 메모리블록(260)은 메모리 컨트롤 러(240)를 통해 간접적으로 상태의 변경을 지시하는 것으로 도시되어 있지만, 이와는 다르게 구현되는 것도 가능하다.
도 4는 제이태그 검출기(211)의 입출력 신호를 나타낸다.
도 4를 참조하면, 제이태그 검출기(211)는 수신되는 클럭신호(TCK), 모드신호(TMS) 및 입력데이터(TDI)를 이용하여 인터페이스 검출신호(J_det)를 활성화시킬 수 있다.
도 5는 TAP 상태 머신을 이용하여 인터페이스 검출신호(J_det)를 활성화시키는 일실시예를 나타낸다.
도 5를 참조하면, 리셋 된 후 TAP 상태 머신(state machine)은 리셋상태(TEST_LOGIC_RESET)에 진입하게 되고, 이어서 모드신호(TMS)가 논리로우 상태("0")일 때 테스트 아이들 상태(RUN_TEST_IDLE) 상태로 전환시킨다. 이 상태에서 모드신호(TMS)가 논리로우 상태에서 논리하이 상태("1")로 천이하면 비로소 인터페이스 검출신호(J_det)를 활성화시킨다.
도 6은 TAP 상태 머신을 이용하여 인터페이스 검출신호(J_det)를 활성화시키는 다른 일실시예를 나타낸다.
도 6을 참조하면, 리셋 된 후 TAP 상태 머신(state machine)은 리셋상태(TEST_LOGIC_RESET)에 진입하게 되고, 이어서 모드신호(TMS)가 논리로우 상태("0")일 때 인터페이스 검출신호(J_det)를 활성화시킨다.
도 5 및 도 6에 도시된 바와 같이 인터페이스 검출신호(J_det)를 활성화시키는 방법은 다양하지만 여기서 모두 열거하지는 않는다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 제이태그가 사용되는 구성을 나타낸다.
도 2는 본 발명에 따른 제이태그 인증기능을 구비하는 장치의 일실시예이다.
도 3은 본 발명에 따른 제이태그 인증방법을 나타내는 신호흐름도이다.
도 4는 제이태그 검출기(211)의 입출력 신호를 나타낸다.
도 5는 TAP 상태 머신을 이용하여 인터페이스 검출신호(J_det)를 활성화시키는 일실시예를 나타낸다.
도 6은 TAP 상태 머신을 이용하여 인터페이스 검출신호(J_det)를 활성화시키는 다른 일실시예를 나타낸다.

Claims (10)

  1. 제이태그 장치와의 일정한 프로토콜을 통해 상기 제이태그 장치의 액세스 여부를 결정하는 제이태그 액세스 회로(210)를 구비하고,
    상기 제이태그 액세스 회로(210)는 상기 제이태그 장치의 액세스 여부에 따라 내부 버스라인 및 내부 장치들을 불활성화 시키거나, 상기 내부 버스라인 및 상기 내부 장치들 중 적어도 하나를 활성화 시키는 제이태그 인증기능을 구비하는 장치.
  2. 제1항에 있어서, 상기 제이태그 액세스 회로(210)는,
    상기 제이태그 장치의 연결 여부를 검출하고, 상기 제이태그 장치가 상기 제이태그 인증기능을 구비하는 장치에 연결된 것을 감지한 경우에는 상기 내부 버스라인 및 상기 내부 장치들을 불활성화 시키고,
    상기 제이태그 장치로부터 인가되는 제이태그 인식데이터와 비교기준데이터(P_ref)의 일치 여부를 판단하여 일치하는 경우에는 불활성화 된 상기 내부 버스라인 및 상기 내부 장치들 중 적어도 하나를 활성화 시키는 제이태그 인증기능을 구비하는 장치.
  3. 제2항에 있어서, 상기 제이태그 액세스 회로(210)는,
    상기 제이태그 장치가 연결되는 경우 활성화되는 인터페이스 검출신 호(J_det)를 생성하는 제이태그 검출기(211);
    상기 인터페이스 검출신호(J_det)에 응답하여 상기 내부 버스라인 및 상기 내부 장치들 중 적어도 하나를 불활성화 시키고, 상기 제이태그의 인식데이터를 상기 비교기준데이터(P_ref)와 비교하여 상기 내부 버스라인 및 상기 내부 장치들 중 적어도 하나를 활성화시키는 것을 결정하는 제이태그 보안회로(212)를 구비하는 제이태그 인증기능을 구비하는 장치.
  4. 제3항에 있어서, 상기 제이태그 액세스 회로(210)는,
    상기 비교기준데이터(P_ref)를 저장하는 저장매체(213)를 더 구비하는 제이태그 인증기능을 구비하는 장치.
  5. 제3항에 있어서, 상기 제이태그 인식데이터는,
    상기 제이태그 인증기능을 구비하는 장치에 내장된 제이태그 제어장치(220) 및 CPU(230)를 경유하여 상기 제이태그 보안회로(212)에 인가되는 제이태그 인증기능을 구비하는 장치.
  6. 제2항에 있어서,
    상기 내부 장치들은 메모리블록 및 기능회로 중 적어도 하나를 포함하는 제이태그 인증기능을 구비하는 장치.
  7. 제6항에 있어서,
    상기 메모리블록은 적어도 한 종류의 메모리를 구비하고, 상기 기능회로는 그 기능이 서로 다른 적어도 하나의 기능블록을 구비하며,
    상기 제이태그 액세스 회로(210)는 상기 적어도 한 종류의 메모리 전체 또는 일부만을 활성화시키거나,
    상기 적어도 하나의 기능블록 전체 또는 일부만을 활성화시키거나,
    상기 적어도 한 종류의 메모리 및 상기 적어도 하나의 기능블록 전체 또는 일부만을 활성화시키는 제이태그 인증기능을 구비하는 장치.
  8. 제이태그 장치가 제이태그 인증기능을 구비하는 장치에 연결되었는가를 판단하는 인터페이스 판단단계(310);
    상기 제이태그 장치가 상기 장치에 연결된 경우(yes) 상기 장치의 내부 버스라인 및 내부 장치들 중 적어도 하나는 불활성화 시키는 단계(320);
    상기 제이태그 장치로부터 인가되는 상기 제이태그 인식데이터를 비교기준데이터(P_ref)와 비교하는 단계(340); 및
    상기 제이태그 인식데이터와 비교기준데이터(P_ref)가 동일할 경우(yes) 상기 내부 버스라인 및 상기 내부 장치들 중 적어도 하나를 활성화시키는 단계(350)를 구비하는 제이태그 인증방법.
  9. 제8항에 있어서,
    상기 제이태그 장치로부터 상기 제이태그 인식데이터를 수신하는 단계(330)를 더 구비하는 제이태그 인증방법.
  10. 제9항에 있어서,
    상기 제이태그 인식데이터를 비교기준데이터(P_ref)와 비교한 결과 동일하지 않다고 판단되는 경우, 상기 인터페이스 판단단계(310) 또는 상기 제이태그 인식데이터를 수신하는 단계(330)를 수행하는 제이태그 인증방법.
KR1020080128616A 2008-12-17 2008-12-17 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법 KR20100070027A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080128616A KR20100070027A (ko) 2008-12-17 2008-12-17 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법
US12/653,082 US8056142B2 (en) 2008-12-17 2009-12-08 Apparatus and method of authenticating joint test action group (JTAG)
US13/291,324 US20120060067A1 (en) 2008-12-17 2011-11-08 Apparatus and method of authenticating joint test action group (jtag)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080128616A KR20100070027A (ko) 2008-12-17 2008-12-17 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법

Publications (1)

Publication Number Publication Date
KR20100070027A true KR20100070027A (ko) 2010-06-25

Family

ID=42242039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080128616A KR20100070027A (ko) 2008-12-17 2008-12-17 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법

Country Status (2)

Country Link
US (2) US8056142B2 (ko)
KR (1) KR20100070027A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301022B1 (ko) * 2011-12-23 2013-08-28 한국전자통신연구원 암 코어 기반의 프로세서를 위한 외부 공격 방어 장치 및 이를 이용한 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102680886A (zh) * 2011-03-11 2012-09-19 清华大学 远程逻辑分析系统
KR102228454B1 (ko) 2014-02-24 2021-03-16 삼성전자주식회사 보안 디버깅 회로를 갖는 디바이스 및 그것에 대한 디버깅 방법
KR102251812B1 (ko) 2015-01-26 2021-05-13 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
CN108111265B (zh) * 2016-11-25 2020-08-18 株洲中车时代电气股份有限公司 一种通信协议一致性自动化测试方法
CN108228525B (zh) * 2016-12-13 2021-09-24 北京迪文科技有限公司 一种多核8051处理器soc的安全实现装置以及方法
TWI759380B (zh) * 2017-12-13 2022-04-01 英業達股份有限公司 電路板的連接器插槽腳位導通檢測系統及其方法
US10540213B2 (en) * 2018-03-07 2020-01-21 Hamilton Sundstrand Corporation JTAG lockout with dual function communication channels
US10746798B1 (en) 2019-05-31 2020-08-18 Nvidia Corp. Field adaptable in-system test mechanisms
US11204849B2 (en) 2020-03-13 2021-12-21 Nvidia Corporation Leveraging low power states for fault testing of processing cores at runtime

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484308B1 (en) * 1995-01-05 2002-11-19 Dell Products L.P. System and method for ensuring data integrity on a removable hard drive
JPH11272560A (ja) 1998-03-19 1999-10-08 Sony Corp 集積回路
DE19835609C2 (de) * 1998-08-06 2000-06-08 Siemens Ag Programmgesteuerte Einheit
US7058856B2 (en) * 2000-07-18 2006-06-06 Oki Electric Industry Co., Ltd. Semiconductor circuit with flash ROM and improved security for the contents thereof
JP2003186693A (ja) 2001-12-18 2003-07-04 Mitsubishi Electric Corp エミュレート機能を有するマイクロコントローラ
US6968420B1 (en) * 2002-02-13 2005-11-22 Lsi Logic Corporation Use of EEPROM for storage of security objects in secure systems
US7266848B2 (en) * 2002-03-18 2007-09-04 Freescale Semiconductor, Inc. Integrated circuit security and method therefor
US7231552B2 (en) * 2002-10-24 2007-06-12 Intel Corporation Method and apparatus for independent control of devices under test connected in parallel
US7080789B2 (en) * 2003-05-09 2006-07-25 Stmicroelectronics, Inc. Smart card including a JTAG test controller and related methods
US7823214B2 (en) * 2005-01-07 2010-10-26 Apple Inc. Accessory authentication for electronic devices
US7600166B1 (en) * 2005-06-28 2009-10-06 David Dunn Method and system for providing trusted access to a JTAG scan interface in a microprocessor
US7363564B2 (en) * 2005-07-15 2008-04-22 Seagate Technology Llc Method and apparatus for securing communications ports in an electronic device
US7345502B1 (en) * 2006-01-17 2008-03-18 Xilinx, Inc. Design security for configurable devices
JP5006699B2 (ja) * 2007-05-29 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301022B1 (ko) * 2011-12-23 2013-08-28 한국전자통신연구원 암 코어 기반의 프로세서를 위한 외부 공격 방어 장치 및 이를 이용한 방법
US8621298B2 (en) 2011-12-23 2013-12-31 Electronics And Telecommunications Research Institute Apparatus for protecting against external attack for processor based on arm core and method using the same

Also Published As

Publication number Publication date
US20120060067A1 (en) 2012-03-08
US20100153797A1 (en) 2010-06-17
US8056142B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
KR20100070027A (ko) 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법
EP3287800B1 (en) Jtag debug apparatus and jtag debug method
JP6377865B2 (ja) リング発振器ベースの物理的複製不可関数および年齢検知回路を使用した集積回路識別およびディペンダビリティ検証
US8156317B2 (en) Integrated circuit with secure boot from a debug access port and method therefor
US7730545B2 (en) Test access control for secure integrated circuits
US7117352B1 (en) Debug port disable mechanism
US10691807B2 (en) Secure system boot monitor
US20070271461A1 (en) Method for managing operability of on-chip debug capability
US8621195B2 (en) Disabling communication ports
KR20110034631A (ko) 테스트 동작모드 동안 집적회로 상의 디지털 정보를 보호하기 위한 장치 및 방법
CN109901793B (zh) 存储器安全装置及其方法
US7228440B1 (en) Scan and boundary scan disable mechanism on secure device
EP3430627B1 (en) Controlling a transition between a functional mode and a test mode
US10361163B2 (en) Circuit and method for detecting tampering or preventing forgery of semiconductor chip
US7512761B2 (en) Programmable processor and methods thereof having memory access locking
US7254716B1 (en) Security supervisor governing allowed transactions on a system bus
CN104504336A (zh) 防止嵌入式系统被恶意在线调试的方法和装置
CN113129991B (zh) 用于rombist测试的芯片安全防护方法和电路
US7254720B1 (en) Precise exit logic for removal of security overlay of instruction space
US10691586B2 (en) Apparatus and method for software self-test
US8474045B2 (en) Method of detecting program attacks
US11609268B2 (en) Debug system providing debug protection
US11928210B2 (en) Module and method for monitoring systems of a host device for security exploitations
CN115938462A (zh) 一种测试模式的控制方法、装置、芯片、介质及模组设备
CN117873800A (zh) 针对服务器部件的安全检测方法、装置、服务器及介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application