JP5006699B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5006699B2 JP5006699B2 JP2007141267A JP2007141267A JP5006699B2 JP 5006699 B2 JP5006699 B2 JP 5006699B2 JP 2007141267 A JP2007141267 A JP 2007141267A JP 2007141267 A JP2007141267 A JP 2007141267A JP 5006699 B2 JP5006699 B2 JP 5006699B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- pseudo
- circuit
- voltage
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態1に関わる半導体装置(以下、接続検出回路と称す)を示すブロック図である。図1に示すように、本実施の形態の接続検出回路100は、出力バッファ11、補償回路12、検査電圧発生回路13、接続検出判別回路14、出力端子OUT、パルス発生回路入力端子it、判定信号出力端子otを有している。また、接続検出回路100の出力端子OUTには、外部機器(以下、外部回路と称す)15が接続されている。
図5は、本実施の形態2の接続検出回路200を示す図である。なお、図5及び、後述する図6〜図10において、図2と共通する構成に関しては、同一の符号を付し、その詳細な説明を省略する。接続検出回路200では、実施の形態1における接続検出回路100と比較して、出力バッファ21及び電流補償回路22の内部構成が異なっている。
図6は、本実施の形態3の接続検出回路300を示す図である。接続検出回路300では、実施の形態2における接続検出回路200と比較して、電流補償回路の内部構成が異なっている。
図7は、本実施の形態4の接続検出回路400を示す図である。接続検出回路400は、出力バッファ11、補償回路42、検査電圧発生回路(以下、パルス発生回路と称す)13、接続検出判定回路44を有している。本実施の形態における接続検出回路400は、実施の形態1における接続検出回路100と比較して、補償回路42及び接続検出判別回路44の内部構成が異なっている。補償回路42は、出力バッファ11に吸い込まれる又は出力バッファ11から吐き出されるリーク電流を擬似的に再現し、基準電圧を生成するための擬似電流を生成する回路である。以下、補償回路を電流補償回路と称して説明する。接続検出判定回路42は、出力バッファ11に吸い込まれる又は出力バッファ11から吐き出されるリーク電流に応じた出力端子OUTの電圧の変動を補償する基準電圧を生成し、基準電圧と出力端子OUTの電圧との比較結果に基づいて外部回路の接続状態を判別する回路である。
図8は、本実施の形態5の接続検出回路500を示す図である。接続検出回路500では、実施の形態2における接続検出回路200と比較して、電流補償回路52及び接続検出判別回路54の内部構成が異なっている。
図9は、本実施の形態6の接続検出回路600を示す図である。接続検出回路600では、実施の形態3における接続検出回路300と比較して、電流補償回路62及び接続検出判別回路64の内部構成が異なっている。
図10は、本実施の形態7の接続検出回路700を示す図である。接続検出回路700では、実施の形態1における接続検出回路100に電荷除去回路76を追加している。
12、22、32、42、52、62 電流補償回路
13 パルス発生回路
14、44、54、64 接続検出判別回路
15 外部回路
76 電荷除去回路
7 負荷回路
8 判定回路
N11〜N15、N21〜N27 NMOSトランジスタ
N34〜N39、N41〜N50 NMOSトランジスタ
N51〜N58、N61〜N74 NMOSトランジスタ
N701、N702 NMOSトランジスタ
P11〜P14、P21、P22 PMOSトランジスタ
P24、P25、P31〜P35 PMOSトランジスタ
P41〜P43、P51〜P56 PMOSトランジスタ
P61〜P69 PMOSトランジスタ
R11〜R16、R41、R42 抵抗
R51、R52、R61、R62 抵抗
C11、C12 コンデンサ
OUT(OUTt、OUTc) 出力端子
VDD 電源電圧
COM1 第1の比較器
COM2 第2の比較器
NOR NOR回路
INV インバータ
IS1〜IS3 電流源
it パルス発生回路入力端子
ot 判定信号出力端子
pc パワークリア端子
true 正信号入力端子
comp 比較信号入力端子
bias バイアス端子
enb イネーブル端子
VREF1、VREF2 基準電圧源
Claims (15)
- 出力バッファに接続された出力端子と外部機器との接続状態を判別する半導体装置であって、
前記出力端子の電圧を変動させるための検査電圧を生成する検査電圧発生回路と、
前記出力端子の電圧と基準電圧とを比較し、当該比較結果に基づいて前記外部機器の接続状態を判別する接続検出判別回路と、
前記出力バッファに発生するリーク電流を擬似的に再現した擬似電流を生成し、当該擬似電流により、前記出力端子の電圧の変動を補償する補償回路とを有する半導体装置。 - 前記補償回路は、
接地電位に接続され、前記出力バッファに吸い込まれる第1のリーク電流を擬似的に再現した第1の擬似電流を生成する第1の擬似電流源と、
前記擬似電流源と電源電位との間に接続され、前記第1の擬似電流を前記出力バッファに出力する第1のカレントミラー回路とを有することを特徴とする請求項1に記載の半導体装置。 - 前記第1の擬似電流源は、ゲート及びソース電極が接地電位に接続され、前記出力バッファ内部の前記出力端子と接地電位との間に接続されたトランジスタと実質的に同一のトランジスタにより構成されることを特徴とする請求項2に記載の半導体装置。
- 前記補償回路は、
電源電位に接続され、前記出力バッファから吐き出される第2のリーク電流を擬似的に再現した第2の擬似電流を生成する第2の擬似電流源と、
前記第2の擬似電流源と接地電位との間に接続された第2のカレントミラー回路とを有することを特徴とする請求項1に記載の半導体装置。 - 前記第2の擬似電流源は、ゲート及びソース電極が電源電位に接続され、前記出力バッファ内部の負荷回路を構成するトランジスタと実質的に同一のトランジスタにより構成されることを特徴とする請求項4に記載の半導体装置。
- 前記補償回路は、
接地電位に接続され、前記出力バッファに吸い込まれる第1のリーク電流を擬似的に再現した第1の擬似電流を生成する第1の擬似電流源と、
前記擬似電流源と電源電位との間に接続され、前記第1の擬似電流を前記出力端子に出力する第1のカレントミラー回路と、
電源電位に接続され、前記出力バッファから吐き出される第2のリーク電流を擬似的に再現した第2の擬似電流を生成する第2の擬似電流源と、
前記第2の擬似電流源と接地電位との間に接続された第2のカレントミラー回路とを有し、
前記第1の擬似電流と前記第2の擬似電流との差分電流は、前記第1のリーク電流と前記第2のリーク電流との差分電流と略同一の電流であることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。 - 出力バッファに接続される出力端子と外部機器との接続状態を判別する半導体装置であって、
前記出力端子の電圧を変動させるための検査電圧を生成する検査電圧発生回路と、
前記出力バッファに発生するリーク電流に応じた前記出力端子の電圧の変動を補償する基準電圧を生成し、当該基準電圧と前記出力端子の電圧との比較結果に基づいて前記外部機器の接続状態を判別する接続検出判別回路とを有する半導体装置。 - 前記出力バッファに発生するリーク電流を擬似的に再現し、前記基準電圧を生成するための擬似電流を生成する補償回路をさらに有することを特徴とする請求項7に記載の半導体装置。
- 前記補償回路は、
接地電位に接続され、前記出力バッファに吸い込まれる第1のリーク電流を擬似的に再現した第1の擬似電流を生成する第1の擬似電流源と、
前記擬似電流源と電源電位との間に接続され、前記第1の擬似電流を前記接続検出判別回路に出力する第1のカレントミラー回路とを有することを特徴とする請求項8に記載の半導体装置。 - 前記補償回路は、
電源電位に接続され、前記出力バッファから吐き出される第2のリーク電流を擬似的に再現した第2の擬似電流を生成する第2の擬似電流源と、
前記第2の擬似電流源と接地電位との間に接続され、前記第2の擬似電流を接地電位に出力する第2のカレントミラー回路とを有することを特徴とする請求項8に記載の半導体装置。 - 前記補償回路は、
接地電位に接続され、前記出力バッファに吸い込まれる第1のリーク電流を擬似的に再現した第1の擬似電流を生成する第1の擬似電流源と、
前記擬似電流源と電源電位との間に接続され、前記第1の擬似電流を前記接続検出判別回路に出力する第1のカレントミラー回路と、
電源電位に接続され、前記出力バッファから吐き出される第2のリーク電流を擬似的に再現した第2の擬似電流を生成する第2の擬似電流源と、
前記第2の擬似電流源と接地電位との間に接続され、前記第2の擬似電流を接地電位に出力する第2のカレントミラー回路とを有し、
前記第1の擬似電流と前記第2の擬似電流との差分電流は、前記第1のリーク電流と前記第2のリーク電流との差分電流と略同一の電流であることを特徴とする請求項8に記載の半導体装置。 - 前記検査電圧発生回路は、
第1レベルの電圧及び前記第1レベルの電圧より大きい第2レベルの電圧から構成されるパルスを前記検査電圧として前記出力端子に出力することを特徴とする請求項1乃至11のいずれか1項に記載の半導体装置。 - 前記検査電圧発生回路は、
電源電位に直列に接続された第1の抵抗及び第2の抵抗と、
前記第2の抵抗と接地電位との間に接続された電流源と、
前記第1の抵抗と並列に接続された第1のスイッチとを有し、
前記検査電圧は、前記第1のスイッチに入力されるレベル信号に基づいて生成され、前記第2の抵抗と前記電流源との間のノードから前記出力端子に出力されることを特徴とする請求項1乃至11のいずれか1項に記載の半導体装置。 - 前記外部機器に蓄積された電荷を引き抜く電荷除去回路をさらに有することを特徴とする請求項1乃至13のいずれか1項に記載の半導体装置。
- 前記電荷除去回路は、
前記出力端子と接地電位との間に接続され、レベル信号の入力に基づいてオン状態又はオフ状態とされる第2のスイッチを有し、
前記スイッチがオン状態である場合に、前記外部機器に蓄積された電荷を前記第2のスイッチを介して接地電位に出力することを特徴とする請求項14に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007141267A JP5006699B2 (ja) | 2007-05-29 | 2007-05-29 | 半導体装置 |
DE102008025448A DE102008025448A1 (de) | 2007-05-29 | 2008-05-28 | Halbleitervorrichtung |
US12/128,909 US7772853B2 (en) | 2007-05-29 | 2008-05-29 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007141267A JP5006699B2 (ja) | 2007-05-29 | 2007-05-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008298426A JP2008298426A (ja) | 2008-12-11 |
JP5006699B2 true JP5006699B2 (ja) | 2012-08-22 |
Family
ID=40087414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007141267A Expired - Fee Related JP5006699B2 (ja) | 2007-05-29 | 2007-05-29 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7772853B2 (ja) |
JP (1) | JP5006699B2 (ja) |
DE (1) | DE102008025448A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100070027A (ko) * | 2008-12-17 | 2010-06-25 | 삼성전자주식회사 | 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법 |
CN101957416B (zh) * | 2010-04-30 | 2012-10-24 | 奇瑞汽车股份有限公司 | 漏电检测工装系统及其检测方法 |
JP5921996B2 (ja) * | 2012-09-12 | 2016-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5922001B2 (ja) * | 2012-10-02 | 2016-05-24 | 市光工業株式会社 | ストップランプユニット |
JP7230538B2 (ja) * | 2019-01-29 | 2023-03-01 | 株式会社デンソーウェーブ | 産業機器のコントローラ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0235408Y2 (ja) * | 1984-09-12 | 1990-09-26 | ||
JPH08178991A (ja) * | 1994-12-22 | 1996-07-12 | Nippondenso Co Ltd | 故障検出装置 |
GB2344429A (en) * | 1998-12-01 | 2000-06-07 | Nokia Mobile Phones Ltd | Electrical device and connector |
JP2001208801A (ja) * | 2000-01-24 | 2001-08-03 | Yokogawa Electric Corp | Icテスタのリーク電流補正方法およびその装置 |
US6987383B2 (en) * | 2000-02-10 | 2006-01-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a connection inspecting circuit for inspecting connections of power source terminals and grounding terminals, and inspection method for the same |
KR100609918B1 (ko) * | 2004-12-28 | 2006-08-08 | 삼성전자주식회사 | 전자부품이 장착된 기판의 검사유닛 |
US7528327B2 (en) * | 2005-04-28 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and semiconductor device |
JP2007080134A (ja) | 2005-09-16 | 2007-03-29 | Matsushita Electric Ind Co Ltd | シリアル通信装置 |
JP4508080B2 (ja) * | 2005-10-26 | 2010-07-21 | ソニー株式会社 | 電子機器、送信システム及び接続状態判定方法 |
-
2007
- 2007-05-29 JP JP2007141267A patent/JP5006699B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-28 DE DE102008025448A patent/DE102008025448A1/de not_active Withdrawn
- 2008-05-29 US US12/128,909 patent/US7772853B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102008025448A1 (de) | 2009-01-08 |
US20080297166A1 (en) | 2008-12-04 |
JP2008298426A (ja) | 2008-12-11 |
US7772853B2 (en) | 2010-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042254B2 (en) | Differential signal receiving device and differential signal transmission system | |
EP3734414B1 (en) | Signal detector | |
JP5006699B2 (ja) | 半導体装置 | |
KR100967481B1 (ko) | 데이터 전송 시스템 | |
JP2007097176A (ja) | 信号検出回路 | |
JP6555208B2 (ja) | リンギング抑制回路 | |
RU2007139097A (ru) | Устройство сопряжения токового режима для высокоскоростной связи вне микросхем | |
US10164620B1 (en) | Ringing suppression circuit | |
TWI540908B (zh) | 多媒體輸出裝置與其音頻輸出方法 | |
US8963637B2 (en) | Semiconductor device and communication device | |
KR101239487B1 (ko) | 가변 이퀄라이저 회로 및 이를 이용한 시험 장치 | |
JP5425705B2 (ja) | 容量性バックプレーンを駆動するためのディエンファシス自動設定 | |
JP2008252807A (ja) | オフセットキャンセル回路、及びオフセットキャンセル方法 | |
US6396305B1 (en) | Digital leakage compensation circuit | |
KR20150086701A (ko) | 캘리브레이션 회로 및 이를 포함한 반도체 장치 | |
JP2014060602A (ja) | 半導体装置 | |
KR100940842B1 (ko) | 반도체 메모리 장치의 듀티 싸이클 보정 회로 | |
US8253444B2 (en) | Receiving circuit | |
JP2012205041A (ja) | インターフェース回路 | |
CN107846207B (zh) | 差动信号偏斜检测电路 | |
US10461749B1 (en) | Ground intermediation for inter-domain buffer stages | |
JP2014168181A (ja) | オペアンプ | |
US11128496B2 (en) | Transmitter with equalization | |
JP5412673B2 (ja) | ワード・レコグナイザ回路 | |
US20190157822A1 (en) | Earphone recognition and connection methods and circuits and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120525 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |