JP2004302631A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2004302631A JP2004302631A JP2003092228A JP2003092228A JP2004302631A JP 2004302631 A JP2004302631 A JP 2004302631A JP 2003092228 A JP2003092228 A JP 2003092228A JP 2003092228 A JP2003092228 A JP 2003092228A JP 2004302631 A JP2004302631 A JP 2004302631A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- starting
- startup
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】拡張メモリコネクタ7および起動ROM選択回路8を設け、起動ROM選択回路8が、拡張メモリコネクタ7に、通常のメモリボード11が装着されているときには、ブートROM用のチップ選択信号CS1をフラッシュメモリ5に与えて該フラッシュメモリ5で起動させ、起動用のメモリボードが装着されているときには、チップ選択信号CS1を起動メモリ22に与えて該起動メモリ22で起動させる。したがって、メモリ5を融通の効く書換え可能なフラッシュメモリとしても、起動プログラムの不具合に対して、確実に起動させることができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、演算処理手段に、ブートメモリなどと称される起動プログラムを格納した不揮発性のメモリを備えて構成され、起動時に演算処理手段が前記不揮発性のメモリに最初にアクセスすることで、該演算処理手段が起動するようにした情報処理装置に関する。
【0002】
【従来の技術】
マイクロプロッセッサやデジタルシグナルプロッセッサ等で実現される演算処理手段を搭載するメインボードには、起動プログラムを格納した不揮発性のメモリが搭載されており、起動時に、該演算処理手段が、この不揮発性のメモリに最初にアクセスし、前記起動プログラムを読出し、実行することで、該演算処理手段が起動し、以降、各種のアプリケーションプログラムを読出したり、入力を受付けるなどして、各種の処理を実行するように構成されている。
【0003】
前記不揮発性のメモリは、ブートメモリなどと称され、起動時に確実に演算処理手段が起動するように、そのデータには、高い信頼性が要求される。このため、温度や電磁波等でデータの一部に変異が生じたりしないように、第1の従来技術では、所謂マスクROMやEPROMが使用されている。
【0004】
一方、前記コンピュータの搭載機器の一種であるプログラマブル表示器などでは、工作機械等に組込まれて使用されるので、組込まれる機器に応じて異なる機能が要求されたり、顧客への出荷後に、機能をアップしたり、機能を変更したりするという要望が生じる。また、そのような複雑な仕様に対応するために、プログラムにバグ等の不具合が生じる可能性が高くなる。このため、第2の従来技術としては、前記不揮発性のメモリとして、フラッシュメモリ等の電気的に消去・書込み可能なメモリが用いられる。
【0005】
その消去・書込み可能なメモリへのプログラムやデータの書込みは、たとえば以下のようにして行われる。
▲1▼ROMライタ等を使用して書込む。通常は、前記メモリの前記メインボードへの実装前に行われるけれども、特開2002−278784号公報には、演算処理手段(CPU)をスリープ状態にするとともに、バッファを介してROMライタを接続することで、オンボードでの書込みを行うことが記載されている。
▲2▼図2で示すように、演算処理手段(CPU)起動用のROM(前記マスクROMやEPROM)を用意し、オンボードで書込みを行う。
▲3▼JTAGボード等のコンピュータのデバックボードを利用して書込む。
【0006】
その他にも、たとえば特開平10−105456号公報には、フラッシュメモリ内に書換えに必要なプログラムを準備しておき、書換え時には、それをRAMに転送し、プレライト・消去・BIOSデータを書込むことで、部品の脱着や外付け制御回路の付加無しに、フラッシュメモリのオンボード書換を可能にすることが記載されている。
【0007】
また、特開2001−14217号公報には、外部から入力された切換え信号に応じてアドレスマップ切換えスイッチがブートROMのアドレスを他のメモリに割当て、ブートROMを別のアドレスに割当てることで、前記他のメモリからのデータで、ブートROMのオンボード書換えを可能にすることが記載されている。
【0008】
さらにまた、不揮発性のメモリとして、ハードディスク装置を用いているけれども、特開2002−259130号公報には、2つのブートデバイスを設けておき、一方のデバイスで規定時間以内に起動しない場合は、他方のデバイスに自動的に切換えて起動を行うことで、オペレーティングシステムの起動に関わる信頼性を向上することが記載されている。
【0009】
【特許文献1】
特開2002−278784号公報
【0010】
【特許文献2】
特開平10−105456号公報
【0011】
【特許文献3】
特開2001−14217号公報
【0012】
【特許文献4】
特開2002−259130号公報
【0013】
【発明が解決しようとする課題】
したがって、前記第1の従来技術と第2の従来技術とは相反する関係にあり、一方の長所が他方の短所となる。具体的には、第1の従来技術では、データの書換えができないために、不所望にデータが変化してしまうようなことはなく、データの信頼性が高く、確実に起動させることができる。しかしながら、出荷後に、アプリケーションプログラムの格納先が増加したり、インタフェイスが増加したりすると、前記メインボードの不揮発性のメモリを付替えしなければならず、面倒であるとともに、細かな仕様のそれぞれに対応した専用のメモリを用意しておかなければならず、メモリの作製や管理に対するコストが増加するという問題がある。
【0014】
これに対して、第2の従来技術では、概略的に、出荷後のプログラムの変更が可能で、融通が効くものの、データの変化や破壊に対するリスクが高く、たとえばフラッシュメモリは、一定の容量のブロック毎にしか消去できないために、新しいプログラムの書込み中に電源が遮断されて、データが破壊されてしまうと、そのままでは起動させることができず、この場合も前記メインボードの不揮発性のメモリを付替えしなければならないという問題がある。
【0015】
また、前記第2の従来技術における前記▲1▼〜▲3▼の書込み方法によっては、さらに以下のような問題がある。
▲1▼同一品番のROMであっても、プログラムを書込んだ後は、別の部品として扱わなければならず、前記第1の従来技術と同様に、メモリの作製や管理に対するコストが増加するという問題がある。また、メインボードへ実装されると、データの書換えを行えないという問題もある。
▲2▼メインボード上に実装される不揮発性のメモリとは別に、予め起動プログラムを格納したROMが必要となり、コストや実装面積が増加するという問題がある。また、マスクROMを使用した場合には、前記第1の従来技術と同様に、そのROMに格納されているプログラムやデータを、アップデートすることができないという問題もある。
▲3▼フラッシュメモリの内容を書換えるには、高価で大掛かりなデバックツールが必要になるという問題がある。また、書換え時間が長いという問題もある。
【0016】
本発明の目的は、起動プログラムを融通の効くものとしても、それによるリスクを回避することができる情報処理装置を提供することである。
【0017】
【課題を解決するための手段】
本発明の情報処理装置は、自らアクセス可能なメモリ領域の内、起動時には、予め定められた第1のメモリ領域に最初にアクセスすることで、該第1のメモリ領域に格納された起動プログラムを実行する演算処理手段と、前記第1のメモリ領域に割当てられる不揮発性のメモリとを備えて構成される情報処理装置において、メモリを増設することができる拡張端子と、前記拡張端子の接続状態を検出し、該拡張端子に起動用のメモリが増設されている場合には、前記第1のメモリ領域に割当てられるメモリを、前記不揮発性のメモリから前記起動用のメモリへ切換えるメモリ選択手段とを含むことを特徴とする。
【0018】
上記の構成によれば、マイクロコンピュータなどで実現される演算処理手段が、起動時に、ブートメモリなどと称される起動プログラムを格納した不揮発性のメモリに最初にアクセスすることで、該演算処理手段を起動させるようにした情報処理装置において、チップ選択信号等による前記演算処理手段からの起動プログラムの読出しのためのアクセスは、従来では、前記不揮発性のメモリのみに対して行われるだけであったのに対して、本発明では、前記起動プログラムを格納しているメモリ領域を第1のメモリ領域とし、この第1のメモリ領域として割当てられるメモリを、メモリ選択手段によって、前記不揮発性のメモリと、拡張メモリコネクタ等の拡張端子に増設された起動用のメモリとに切換えられるようにする。そして、前記メモリ選択手段は、前記拡張端子の接続状態を検出し、該拡張端子に起動用のメモリが増設されていない場合には、前記演算処理手段からの起動プログラムの読出しのための信号を、通常通り前記不揮発性のメモリに与え、起動用のメモリが増設されている場合には、増設された該起動用のメモリに振替えて与える。
【0019】
したがって、前記不揮発性のメモリに格納されている前記起動プログラムのデータの一部に変異が生じたり、バグが発見されたり、また起動プログラムのインストール中に電源が遮断されるなどして前記起動プログラムが破壊されても、拡張端子に、元の起動プログラムや、修正された起動プログラムを格納した起動用のメモリを増設するだけで、メモリ選択手段によって、前記チップ選択信号等の読出しのための信号が自動的に振替えられて、該増設された起動用のメモリへのアクセスが行われる。
【0020】
これによって、前記不揮発性のメモリをマスクROMのようなデータの変更や修正のできないメモリとせず、前記変更や修正が可能であるけれども、データが不所望に変化したり、破壊されてしまう可能性があり、信頼性のあまり高くないメモリを採用しても、該不揮発性のメモリによる起動が不可能になった場合には、増設した起動用のメモリによって、確実に演算処理手段を起動させることができる。こうして、起動プログラムを融通の効くものとしても、それによるリスクを回避することができる。
【0021】
また、本発明の情報処理装置では、前記メモリ選択手段は、前記起動用のメモリが増設されている場合には、前記不揮発性のメモリのアドレスを、第2のメモリ領域に割当てることを特徴とする。
【0022】
上記の構成によれば、前記メモリ選択手段は、拡張端子に起動用のメモリが増設されている場合には、起動時に起動プログラムを読出すために演算処理手段が最初にアクセスする第1のメモリ領域を、不揮発性のメモリから、増設された該起動用のメモリに振替えを行う。すなわち、増設された起動用のメモリのアドレスを、あたかも当初の不揮発性のメモリのアドレスに見えるように、前記チップ選択信号等を制御するとともに、逆に前記不揮発性のメモリのアドレスを、全く別の第2のメモリ領域に割当てられるべきアドレスに振替える。
【0023】
したがって、前記拡張端子に増設された起動用のメモリの起動プログラムによって演算処理手段が起動した後、該演算処理手段によって前記起動プログラムを前記不揮発性のメモリへ書込むことが可能になり、前記のようにデータの変異やバグおよびプログラムの破壊などに対して、一時的に拡張端子に起動用のメモリを増設し、前記不揮発性のメモリ内の起動プログラムが修正や更新されると、該増設した起動用のメモリを取外し、通常通り、内蔵の不揮発性のメモリによって演算処理手段を起動させることができる。
【0024】
さらにまた、本発明の情報処理装置は、前記拡張端子には、前記起動用のメモリと、任意に使用可能なメモリとが増設可能であり、前記メモリ選択手段は、さらに増設されたメモリの種別を確認し、起動用のメモリである場合に、前記第1のメモリ領域に割当てられるメモリを、前記不揮発性のメモリから該起動用のメモリへ切換えることを特徴とする。
【0025】
上記の構成によれば、前記拡張端子を、不揮発性のメモリに格納されている起動プログラムに不具合が生じた場合に、代替えの起動プログラムを格納した起動用のメモリの接続に使用するだけでなく、記憶容量の増大や、アプリケーションプログラムの増加等に対応するための任意に使用可能なメモリの接続に使用することもできる。
【0026】
したがって、起動プログラムのバックアップ用の拡張端子を有効に利用することができ、あるいは前記任意に使用可能なメモリの増設用に設けられている既存の拡張端子を、起動プログラムのバックアップ用に使用することができる。また、前記拡張端子に任意に使用可能なメモリを増設可能であるので、該拡張端子は、ユーザが簡単に増設できる位置や構造に形成されるので、簡単な工具と前記起動用のメモリとを用意すれば、該情報処理装置を搭載した機器を分解することなく、前記不揮発性のメモリの書換えを行うことができる。
【0027】
【発明の実施の形態】
本発明の実施の一形態について、図1に基づいて説明すれば、以下のとおりである。
【0028】
図1は、本発明の実施の一形態の情報処理装置であるメインボード1への起動プログラムの書込み方法を説明するためのブロック図である。このメインボード1は、たとえば工作機械等に、液晶表示装置等とともに組込まれ、制御装置として使用される。このメインボード1は、大略的に、マイクロコンピュータなどで実現され、演算処理手段であるCPU2、その周辺回路3およびRAMなどで実現されるメインメモリ4、ブートROMであるフラッシュメモリ5を搭載して構成されている。注目すべきは本発明では、メインボード1にはまた、拡張メモリコネクタ6が設けられているとともに、起動ROM選択回路7が搭載されることである。
【0029】
この図1の例では、CPU2内にアドレスデコーダが設けられている例を示しており、前記アドレスデコーダが、前記フラッシュメモリ5、拡張メモリ、メインメモリ4および周辺回路3の内、何れをアドレス指定するのかに対応して、選択すべきチップへの信号のみがアクティブになり、選択されない残余のチップへの信号が非アクティブとなるチップ選択信号CS1,CS2,CS3,CS4をそれぞれ出力し、読出しや書込のためのアドレス指定が可能となる。また、各CPU2、周辺回路3、メインメモリ4、フラッシュメモリ5および拡張メモリコネクタ6は、バスラインを介して相互に接続されている。さらにまた、前記周辺回路3には、インタフェイス8を介して、ハードディスク装置やメモリカードおよびネットワーク等の外部回路9が接続される。
【0030】
前記CPU2は、前記メインメモリ4、フラッシュメモリ5および拡張メモリ等の自らアクセス可能なメモリ領域の内、起動時には、予め定められた第1のメモリ領域に割当てられているフラッシュメモリ5に最初にアクセスし、そのフラッシュメモリ5に格納された起動プログラムを読出し、実行することで、該CPU2が起動し、以降、各種のアプリケーションプログラムを読出したり、入力を受付けるなどして、各種の処理を実行する。
【0031】
一方、本発明では、拡張メモリコネクタ6には、2種類のメモリボード11,21が装着可能となっている。メモリボード11は、通常のメモリ容量を増大させるためのボードであり、RAMやROM(揮発、不揮発は、どちらでもよい)などの拡張メモリ12を搭載し、拡張メモリコネクタ13が前記拡張メモリコネクタ6に嵌着することで、CPU2の外部メモリとして動作可能となる。
【0032】
これに対して、メモリボード21は、起動用のボードであり、起動プログラムを格納した前記フラッシュメモリなどの不揮発性の起動メモリ22を搭載し、拡張メモリコネクタ23が前記拡張メモリコネクタ6に嵌着することで、後述するようにして、CPU2のブートROMとしての動作が可能となる。
【0033】
一方、起動ROM選択回路7は、前記拡張メモリコネクタ6に、どちらのメモリボードが装着されているのかを検出し、CPU2からの読出しアドレスを切換える。このため、拡張メモリコネクタ6側には、メモリボード11,21へ電源供給を行う電源端子P1,P2とともに、検出端子P3が設けられており、メモリボード11,21側には、電源供給を受ける電源端子P11,P12;P21,P22が設けられるとともに、出力端子P13,P23が設けられている。
【0034】
前記通常のメモリボード11において、前記電源端子P11,P12間には、プルアップ抵抗R1およびスイッチS1の直列回路が設けられており、それらの間の接続点の電位が前記出力端子P13に取出される。同様に、前記起動用のメモリボード21において、前記電源端子P21,P22間には、プルアップ抵抗R2およびスイッチS2の直列回路が設けられており、それらの間の接続点の電位が前記出力端子P23に取出される。
【0035】
ここで、たとえば通常のメモリボード11では、前記スイッチS1は遮断しており、したがって前記出力端子P13には、略電源端子P11への印加電圧、たとえば5Vが出力される。これに対して、起動用のメモリボード21では、前記スイッチS2は導通しており、したがって前記出力端子P23には、略電源端子P22への印加電圧、たとえば0Vが出力される。前記起動ROM選択回路7は、前記検出端子P3の電位を検出信号SENSとして取込むことで、拡張メモリコネクタ6に、どちらのメモリボードが装着されているのかを検出する。
【0036】
その検出の結果、前記起動ROM選択回路7は、通常のメモリボード11が装着されているときには、CPU2からのブートROMを選択するためのチップ選択信号CS1をチップ選択信号CS10として前記フラッシュメモリ5に与えるとともに、拡張メモリを選択するためのチップ選択信号CS2をチップ選択信号CS20として拡張メモリコネクタ6に装着された通常のメモリボード11に与える。これによって、CPU2は、フラッシュメモリ5に格納されている起動プログラムを読出して起動し、拡張メモリ12を使用して、各種の処理を実行するようになる。
【0037】
これに対して、起動用のメモリボード21が装着されているときには、前記起動ROM選択回路7は、前記チップ選択信号CS1をチップ選択信号CS20として拡張メモリコネクタ6に装着された起動用のメモリボード21に与えるとともに、拡張メモリを選択するためのチップ選択信号CS2をチップ選択信号CS10として前記フラッシュメモリ5に与える。これによって、CPU2は、起動メモリ22に格納されている起動プログラムを読出して起動することができる。
【0038】
以上のように構成することによって、CPU2が、起動時に、ブートROMを選択するためのチップ選択信号CS1によって予め定められた不揮発性のフラッシュメモリ5にアクセスし、それに格納されている起動プログラムを読出して起動するようにしたメインボード1において、起動ROM選択回路7を設け、該起動ROM選択回路7が、拡張メモリコネクタ6の接続状態を検出し、起動用のメモリボード21が装着されている場合には、前記チップ選択信号CS1を該起動用のメモリボード21側の起動メモリ22に与えるので、前記フラッシュメモリ5に格納されている前記起動プログラムのデータの一部に変異が生じたり、バグが発見されたり、また起動プログラムのインストール中に電源が遮断されるなどして前記起動プログラムが破壊されても、前記拡張メモリコネクタ6に、元の起動プログラムや、修正された起動プログラムを格納した前記起動用のメモリボード21を装着するだけで、CPU2の起動が可能となる。
【0039】
これによって、前記のように起動用の不揮発性のメモリを、マスクROMのようなデータの変更や修正のできないメモリとせず、前記変更や修正が可能であるけれども、データが不所望に変化したり、破壊されてしまう可能性があり、信頼性のあまり高くないフラッシュメモリ5としても、該フラッシュメモリ5による起動が不可能になった場合には、増設した起動メモリ22によって、確実にCPU2を起動させることができる。こうして、起動プログラムを融通の効くものとしても、それによるリスクを回避することができる。
【0040】
また、前記チップ選択信号CS1によって選択される第1のメモリ領域のアドレスの割当を、前記フラッシュメモリ5から起動メモリ22に振替えるだけでなく、逆に前記チップ選択信号CS2によって選択される第2のメモリ領域のアドレスの割当を、前記起動メモリ22側からフラッシュメモリ5に振替えることで、前記起動メモリ22の起動プログラムによってCPU2が起動した後、該CPU2によってその起動プログラムを前記フラッシュメモリ5へ書込むことが可能になり、前記のようにデータの変異やバグおよびプログラムの破壊などに対して、一時的に拡張メモリコネクタ6に起動用のメモリボード21を増設し、前記フラッシュメモリ5内の起動プログラムが修正や更新されると、該増設した起動用のメモリボード21を取外し、通常通り、内蔵のフラッシュメモリ5によってCPU2を起動させることができる。
【0041】
さらにまた、前記拡張メモリコネクタ6には、前記起動用のメモリボード21と、任意に使用可能な通常のメモリボード11とが増設可能であり、前記起動ROM選択回路7は、スイッチS1,S2の導通/遮断状態から増設されたメモリボードの種別を確認し、起動用のメモリボード11である場合に、前記第1のメモリ領域に割当てられるメモリを、前記フラッシュメモリ5から起動メモリ22へ切換える。
【0042】
したがって、前記拡張メモリコネクタ6を、フラッシュメモリ5に格納されている起動プログラムに不具合が生じた場合に、代替えの起動プログラムを格納した起動用のメモリボード21の接続に使用するだけでなく、記憶容量の増大や、アプリケーションプログラムの増加等に対応するための任意に使用可能な通常のメモリボード11の接続に使用することもできる。
【0043】
したがって、起動プログラムのバックアップ用の拡張メモリコネクタ6を有効に利用することができ、あるいは前記通常のメモリボード11の増設用に設けられている既存の拡張メモリコネクタ6を、起動プログラムのバックアップ用に使用することができる。また、前記拡張メモリコネクタ6には前記通常のメモリボード11を増設可能であるので、該メモリコネクタ6は、ユーザが簡単に増設できる位置や構造に形成されるので、簡単な工具と前記起動用のメモリボード21とを用意すれば、該メインボード1を搭載した機器を分解することなく、前記フラッシュメモリ5の書換えを行うことができる。
【0044】
なお、前記フラッシュメモリ5内の起動プログラムの書換えは、上記以外にも、起動メモリ22によって起動した後に、その起動プログラムによって、ハードディスクやコンパクトフラッシュ(登録商標)などの外部回路9から、別の起動プログラムを読出して書込むことで行われてもよい。この場合、種々の改良や修正が加えられた起動プログラムを、前記外部回路9から、容易にインストールすることができる。
【0045】
また、前記通常のメモリボード11は、用途等によって複数種類設けられていてもよく、起動ROM選択回路7は、起動用のメモリボード21と、それ以外の通常のメモリボード11とを区別して、チップ選択信号CS1を切換えればよい。
【0046】
【発明の効果】
本発明の情報処理装置は、以上のように、マイクロコンピュータなどで実現される演算処理手段が、起動時に、ブートメモリなどと称される起動プログラムを格納した不揮発性のメモリに最初にアクセスすることで、該演算処理手段を起動させるようにした情報処理装置において、チップ選択信号等による前記演算処理手段からの起動プログラムの読出しのためのアクセスは、従来では、前記不揮発性のメモリのみに対して行われるだけであったのに対して、本発明では、前記起動プログラムを格納しているメモリ領域を第1のメモリ領域とし、この第1のメモリ領域として割当てられるメモリを、メモリ選択手段によって、前記不揮発性のメモリと、拡張メモリコネクタ等の拡張端子に増設された起動用のメモリとに切換えられるようにし、前記メモリ選択手段は、前記拡張端子の接続状態を検出し、該拡張端子に起動用のメモリが増設されていない場合には、前記演算処理手段からの起動プログラムの読出しのための信号を、通常通り前記不揮発性のメモリに与え、起動用のメモリが増設されている場合には、増設された該起動用のメモリに振替えて与える。
【0047】
それゆえ、前記不揮発性のメモリに格納されている前記起動プログラムのデータの一部に変異が生じたり、バグが発見されたり、また起動プログラムのインストール中に電源が遮断されるなどして前記起動プログラムが破壊されても、拡張端子に、元の起動プログラムや、修正された起動プログラムを格納した起動用のメモリを増設するだけで、メモリ選択手段によって、前記チップ選択信号等の読出しのための信号が自動的に振替えられて、該増設された起動用のメモリへのアクセスが行われる。これによって、前記不揮発性のメモリをマスクROMのようなデータの変更や修正のできないメモリとせず、前記変更や修正が可能であるけれども、データが不所望に変化したり、破壊されてしまう可能性があり、信頼性のあまり高くないメモリを採用しても、該不揮発性のメモリによる起動が不可能になった場合には、増設した起動用のメモリによって、確実に演算処理手段を起動させることができる。こうして、起動プログラムを融通の効くものとしても、それによるリスクを回避することができる。
【0048】
また、本発明の情報処理装置は、以上のように、前記メモリ選択手段は、拡張端子に起動用のメモリが増設されている場合には、起動時に起動プログラムを読出すために演算処理手段が最初にアクセスする第1のメモリ領域を、不揮発性のメモリから、増設された該起動用のメモリに振替えを行うとともに、逆に前記不揮発性のメモリのアドレスを、全く別の第2のメモリ領域に割当てられるべきアドレスに振替える。
【0049】
それゆえ、前記拡張端子に増設された起動用のメモリの起動プログラムによって演算処理手段が起動した後、該演算処理手段によって前記起動プログラムを前記不揮発性のメモリへ書込むことが可能になり、前記のようにデータの変異やバグおよびプログラムの破壊などに対して、一時的に拡張端子に起動用のメモリを増設し、前記不揮発性のメモリ内の起動プログラムが修正や更新されると、該増設した起動用のメモリを取外し、通常通り、内蔵の不揮発性のメモリによって演算処理手段を起動させることができる。
【0050】
さらにまた、本発明の情報処理装置は、以上のように、前記拡張端子を、不揮発性のメモリに格納されている起動プログラムに不具合が生じた場合に、代替えの起動プログラムを格納した起動用のメモリの接続に使用するだけでなく、記憶容量の増大や、アプリケーションプログラムの増加等に対応するための任意に使用可能なメモリの接続に使用する。
【0051】
それゆえ、起動プログラムのバックアップ用の拡張端子を有効に利用することができ、あるいは前記任意に使用可能なメモリの増設用に設けられている既存の拡張端子を、起動プログラムのバックアップ用に使用することができる。また、前記拡張端子に任意に使用可能なメモリを増設可能であるので、該拡張端子は、ユーザが簡単に増設できる位置や構造に形成されるので、簡単な工具と前記起動用のメモリとを用意すれば、該情報処理装置を搭載した機器を分解することなく、前記不揮発性のメモリの書換えを行うことができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態の情報処理装置であるメインボードへの起動プログラムの書込み方法を説明するためのブロック図である。
【図2】従来の起動プログラムの書込みの方法の一例を説明するためのブロック図である。
【符号の説明】
1 メインボード(情報処理装置)
2 CPU(演算処理手段)
3 周辺回路
4 メインメモリ
5 フラッシュメモリ(ブートROM)
6 拡張メモリコネクタ(拡張端子)
7 起動ROM選択回路(メモリ選択手段)
8 インタフェイス
9 外部回路
11 通常のメモリボード
12 拡張メモリ
13,23 拡張メモリコネクタ
21 起動用のメモリボード
22 起動メモリ
P1,P2;P11,P12;P21,P22 電源端子
P3 検出端子
P13,P23 出力端子
R1,R2 プルアップ抵抗
S1,S2 スイッチ
Claims (3)
- 自らアクセス可能なメモリ領域の内、起動時には、予め定められた第1のメモリ領域に最初にアクセスすることで、該第1のメモリ領域に格納された起動プログラムを実行する演算処理手段と、前記第1のメモリ領域に割当てられる不揮発性のメモリとを備えて構成される情報処理装置において、
メモリを増設することができる拡張端子と、
前記拡張端子の接続状態を検出し、該拡張端子に起動用のメモリが増設されている場合には、前記第1のメモリ領域に割当てられるメモリを、前記不揮発性のメモリから前記起動用のメモリへ切換えるメモリ選択手段とを含むことを特徴とする情報処理装置。 - 前記メモリ選択手段は、前記起動用のメモリが増設されている場合には、前記不揮発性のメモリのアドレスを、第2のメモリ領域に割当てることを特徴とする請求項1記載の情報処理装置。
- 前記拡張端子には、前記起動用のメモリと、任意に使用可能なメモリとが増設可能であり、前記メモリ選択手段は、さらに増設されたメモリの種別を確認し、起動用のメモリである場合に、前記第1のメモリ領域に割当てられるメモリを、前記不揮発性のメモリから該起動用のメモリへ切換えることを特徴とする請求項1または2記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003092228A JP2004302631A (ja) | 2003-03-28 | 2003-03-28 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003092228A JP2004302631A (ja) | 2003-03-28 | 2003-03-28 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004302631A true JP2004302631A (ja) | 2004-10-28 |
Family
ID=33405388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003092228A Pending JP2004302631A (ja) | 2003-03-28 | 2003-03-28 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004302631A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007179106A (ja) * | 2005-12-26 | 2007-07-12 | Fuji Xerox Co Ltd | 処理システム |
JP2020119028A (ja) * | 2019-01-18 | 2020-08-06 | ブラザー工業株式会社 | 制御基板 |
-
2003
- 2003-03-28 JP JP2003092228A patent/JP2004302631A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007179106A (ja) * | 2005-12-26 | 2007-07-12 | Fuji Xerox Co Ltd | 処理システム |
JP2020119028A (ja) * | 2019-01-18 | 2020-08-06 | ブラザー工業株式会社 | 制御基板 |
JP7151498B2 (ja) | 2019-01-18 | 2022-10-12 | ブラザー工業株式会社 | 制御基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100474247C (zh) | 在计算机服务器系统中更新固件的方法 | |
JP4668416B2 (ja) | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 | |
US6442067B1 (en) | Recovery ROM for array controllers | |
US7750676B2 (en) | Embedded system and control method therefor | |
US20030076311A1 (en) | Computer having a display interface with two basic input/output systems | |
JP2010170197A (ja) | ファームウェア管理プログラム、記憶装置およびファームウェア管理方法 | |
JPS6159531A (ja) | マイクロプログラムロ−ド装置 | |
JP2004046453A (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
JP2008158991A (ja) | Nand型フラッシュメモリの制御システム | |
JP2000163268A (ja) | コンピュータ | |
JPH10307726A (ja) | 起動エラー時におけるファームウェアリカバリ方式 | |
CN111708577A (zh) | 一种自适配处理器型号和vr参数的方法和设备 | |
JP2004302631A (ja) | 情報処理装置 | |
JP2010218103A (ja) | 電子機器 | |
JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
JP2000293376A (ja) | ブートプログラムの切替回路及び切替方法 | |
JP2014089497A (ja) | 情報処理装置 | |
JPH1011293A (ja) | 情報処理装置 | |
JP2001195246A (ja) | 情報処理装置、基本データ書込み装置、基本データ書込みシステム、及び基本データ書込み方法 | |
JPH1011277A (ja) | 電気的書換え可能な不揮発性メモリを備えるコンピュータ装置および不揮発性半導体メモリ | |
JP2853593B2 (ja) | ダウンロード装置 | |
JP4165423B2 (ja) | コアi/oカードを実装したシステムボード | |
TWI726436B (zh) | 電腦基本輸入輸出系統bios修復方法及實施該修復方法之電腦系統 | |
JP2006243810A (ja) | マイクロコンピュータシステム | |
JP2009238071A (ja) | 組込システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070123 |